Автоматизация проектирования шлюзов - Gateway Design Automation
«Verilog HDL возник в компании Automated Integrated Design Systems (позже переименованной в Автоматизация проектирования шлюзов) в 1985 году. В то время компания была частной собственностью Dr. Прабху Гоэль, изобретатель алгоритма генерации тестов PODEM (Path-Oriented Decision Making).[1] Verilog HDL был разработан Фил Мурби,[2] который позже стал главным дизайнером Verilog-XL и первым корпоративным сотрудником в Системы дизайна Cadence. Автоматизация проектирования шлюзов быстро росла с успехом Verilog-XL и, наконец, была приобретена Cadence Design Systems, Сан - Хосе, CA в 1989 г. "[3]
Рекомендации
- ^ Роль Гоэля в изобретении PODEM кратко описана у Альберто Санжиованни-Винчентелли. (Ноябрь – декабрь 2003 г.) Приливы EDA. Дизайн и тестирование компьютеров IEEE. стр.62. Просмотрено 20 сентября 2006 г. на Веб-сайт Калифорнийского университета в Беркли В архиве 2012-02-05 в Wayback Machine.
- ^ Конференция по автоматизации проектирования. (2006). Награды (pdf).Веб-сайт DAC В архиве 2012-07-22 в Wayback Machine п. 2
- ^ Verilog.com просмотрен 20 сентября 2006 г.
 | Эта статья о компании или корпорации, связанной с ИТ или программным обеспечением, является заглушка. Вы можете помочь Википедии расширяя это. |