Язык проверки оборудования - Hardware verification language
 | Эта статья не цитировать любой источники. (Февраль 2014) (Узнайте, как и когда удалить этот шаблон сообщения) |
А язык проверки оборудования, или же HVL, это язык программирования, используемый для проверки конструкции электронные схемы написано в язык описания оборудования. HVL обычно включают в себя функции язык программирования высокого уровня подобно C ++ или же Ява а также функции для простых манипуляций на битовом уровне, аналогичные тем, что есть в HDL. Многие HVL будут предоставлять ограниченную генерацию случайных стимулов и конструкции функционального покрытия для помощи в сложной проверке оборудования.
SystemVerilog, OpenVera, е, и SystemC являются наиболее часто используемыми HVL. SystemVerilog пытается объединить конструкции HDL и HVL в единый стандарт.
Смотрите также
Рекомендации
внешняя ссылка
 | Этот язык программирования -связанная статья является заглушка. Вы можете помочь Википедии расширяя это. |