Логика высокоскоростного трансивера - High-speed transceiver logic
 | Эта статья нужны дополнительные цитаты для проверка. (Апрель 2014 г.) (Узнайте, как и когда удалить этот шаблон сообщения) |
Логика высокоскоростного трансивера или же HSTL это технологически независимый стандарт передачи сигналов между интегральные схемы.[1] Номинальный диапазон сигнализации составляет от 0 В до 1,5 В, хотя допускаются изменения, и сигналы могут быть несимметричными или дифференциальными. Он предназначен для работы за пределами 180 МГц.
Следующие классы определены стандартом EIA / JESD8-6 от ОВОС /JEDEC:
- Класс I (без оконечной нагрузки или с симметрично-параллельной оконечной нагрузкой)
- Класс II (серия прекращена)
- Класс III (асимметрично параллельные оконечные)
- Класс IV (асимметрично с двойной параллельной оконечной нагрузкой)
Обратите внимание, что Симметричное параллельное завершение означает, что согласующий резистор на нагрузке подключен к половине напряжения питания выходного буфера. Двойное параллельное завершение означает, что оконечные резисторы параллельного подключения установлены на обоих концах линии передачи.
Смотрите также
Рекомендации
 | Эта статья про электронику заглушка. Вы можете помочь Википедии расширяя это. |