Проверка на высоком уровне - High-level verification

эта статья может быть неуравновешенный к определенным точкам зрения. Пожалуйста улучшить статью добавив информацию о заброшенных точках зрения, или обсудите вопрос на страница обсуждения. (Апрель 2011 г.)

Проверка на высоком уровне (HLV), или электронная система на уровне (ESL) проверка, это задача верификации проектов ESL на высоком уровне абстракции, то есть задача верифицировать модель, которая представляет оборудование, указанное выше. уровень регистрации-передачи (RTL) абстрактный уровень. Для синтез высокого уровня (Синтез HLS или C), HLV относится к HLS как функциональная проверка должен логический синтез.

Электронный цифровое оборудование дизайн развился из абстракции низкого уровня на уровень ворот к зарегистрировать уровень передачи (RTL) уровень абстракции выше RTL обычно называется высокоуровневым, ESL или поведенческим / алгоритмическим уровнем.

В синтез высокого уровня, поведенческие / алгоритмические конструкции в коде ANSI C / C ++ / SystemC синтезируются в RTL, который затем синтезируется на уровне шлюза через логический синтез. Функциональная проверка Задача состоит в том, чтобы убедиться, что проект на уровне RTL или гейта соответствует спецификации. По мере развития логического синтеза большая часть функциональной проверки выполняется на более высоком уровне абстракции, то есть на уровне RTL, правильность инструмента логического синтеза в процессе преобразования из описания RTL в список соединений ворот сегодня вызывает меньшую озабоченность.

Высокоуровневый синтез все еще является новой технологией, поэтому высокоуровневая проверка сегодня имеет две важные области в стадии разработки.

1. для проверки правильности HLS в процессе перевода, т.е. для проверки конструкции до и после эквивалентности HLS, обычно через формальные методы
2. для проверки соответствия проекта в коде ANSI C / C ++ / SystemC спецификации, обычно через логическое моделирование.

Терминология

Этот раздел пуст. Вы можете помочь добавляя к этому. (Июль 2010 г.)

История

Этот раздел пуст. Вы можете помочь добавляя к этому. (Июль 2010 г.)

Области продуктов

• Формальное решение: проверьте модели высокого уровня на соответствие проектам RTL
• Решение для моделирования: интеллектуальная генерация стимулов, код и функциональное покрытие, временная проверка утверждений

Смотрите также

• Accellera
• Электронная система на уровне (ESL)
• Формальная проверка
• Язык спецификации свойств (PSL)
• SystemC
• SystemVerilog
• Моделирование на уровне транзакции (TLM)

использованная литература

• 1800-2005 - Стандарт IEEE для системной верификации - унифицированный язык проектирования, спецификации и проверки оборудования. 2005. Дои:10.1109 / IEEESTD.2005.97972. ISBN  0-7381-4810-5.
• Accellera PSL v1.1 LRM, Accellera
• «Собственное утверждение SystemC для проверки свойств OCP» www.nascug.org
• «Проверка на соответствие TLM2.0, зачем беспокоиться?» www.nascug.org

внешние ссылки

• Accellera (ранее OSCI; Open SystemC Initiative)