Тестирование iddq - Википедия - Iddq testing

Iddq тестирование это метод тестирования CMOS интегральные схемы на наличие производственных брака. Он основан на измерении тока питания (Idd) в состоянии покоя (когда цепь не переключается, а входы удерживаются на статических значениях). Ток, потребляемый в состоянии, обычно называется Iddq для Idd (в состоянии покоя), отсюда и название.

Тестирование Iddq использует принцип, согласно которому в правильно работающей неактивной CMOS цифровая схема, между источником питания и землей нет пути статического тока, за исключением небольшой утечки. Многие общие производство полупроводников неисправности вызовут увеличение тока на порядки, что может быть легко обнаружено. Это дает преимущество проверки микросхемы на наличие множества возможных неисправностей за одно измерение. Еще одно преимущество состоит в том, что он может обнаруживать неисправности, которые не обнаруживаются обычными застрявший в вине тестовые векторы.

Тестирование Iddq несколько сложнее, чем просто измерение тока питания. Если линия закорочена на Vdd, например, она все равно не будет потреблять дополнительный ток, если затвор, управляющий сигналом, пытается установить его в «1». Однако другой вход, который пытается установить сигнал на 0, покажет большое увеличение тока покоя, сигнализируя о неисправной части. Типичные тесты Iddq могут использовать около 20 входов. Обратите внимание, что входные данные теста Iddq требуют только управляемость, и нет наблюдаемость. Это связано с тем, что наблюдение осуществляется через подключение к общему источнику питания.

Преимущества и недостатки

Тестирование iddq имеет множество преимуществ:

  • Это простой и прямой тест, который может выявить физические дефекты.
  • Накладные расходы на площадь и проектирование очень низкие.
  • Генерация тестов выполняется быстро.
  • Тестовое приложение занимает мало времени, поскольку наборы векторов малы.
  • Он выявляет некоторые дефекты, которые другие тесты, в частности застрявший логические тесты, не надо.

Недостаток: по сравнению с проверка цепи сканирования, Iddq-тестирование занимает много времени и, следовательно, дороже, поскольку достигается за счет текущих измерений, которые занимают гораздо больше времени, чем считывание цифровых выводов в массовом производстве.

Будущее тестирования Iddq

Поскольку геометрия устройства уменьшается, то есть транзисторы и вентили становятся меньше, что приводит к увеличению и увеличению сложности процессоров и SoC (видеть Закон Мура ) ток утечки становится намного выше и менее предсказуемым. Это затрудняет отличить деталь с низкой утечкой с дефектом от части с естественной утечкой. Кроме того, увеличение размера схемы означает, что одиночная неисправность будет иметь меньший процентный эффект, что затрудняет обнаружение теста. Однако Iddq настолько полезен, что дизайнеры принимают меры, чтобы он продолжал работать. Один конкретный метод, который помогает, это силовой строб, где все питание каждого блока может быть отключено с помощью переключателя с малой утечкой. Это позволяет тестировать каждый блок по отдельности или в комбинации, что значительно упрощает тесты по сравнению с тестированием всего чипа.

Рекомендации

Страка, Б .; Манхейв, Ганс; Vanneuville, J .; Свайда, М. (1998). «Блок измерения IDDQ вне кристалла с полностью цифровым управлением».. Труды - Дизайн, автоматизация и испытания в Европе, ДАТА. Дизайн, автоматизация и испытания в Европе. С. 495–500.

Сабаде, Сагар; Уокер, D.M.H. (Июнь 2004 г.). «Методы тестирования на основе IDDX: обзор». ACM Сделки по автоматизации проектирования электронных систем. 9 (2): 159–198. Дои:10.1145/989995.989997. S2CID  6401125. Получено 11 ноября 2018.

дальнейшее чтение