Однокристальный компьютер с супер-гарвардской архитектурой - Super Harvard Architecture Single-Chip Computer
 | Эта статья слишком полагается на Рекомендации к основные источники. (Сентябрь 2010 г.) (Узнайте, как и когда удалить этот шаблон сообщения) |
В Однокристальный компьютер с супер-гарвардской архитектурой (SHARC) высокая производительность плавающая точка и фиксированная точка DSP из Аналоговые устройства. SHARC используется в различных приложениях для обработки сигналов, от управляемых артиллерийских снарядов с одним процессором до компьютеров обработки сигналов загоризонтной радиолокации на 1000 процессоров. Первоначальный дизайн датируется январем 1994 года.
Процессоры SHARC обычно предназначены для наличия большого количества последовательных каналов связи с другими процессорами SHARC поблизости, чтобы их можно было использовать в качестве недорогой альтернативы. SMP.
Архитектура
SHARC - это Гарвардская архитектура адресный VLIW процессор; он ничего не знает о 8-битных или 16-битных значениях, поскольку каждый адрес используется для указания на все 32-битное слово, а не только на октет. Таким образом, он не является ни прямым, ни прямым порядком байтов, хотя компилятор может использовать любое соглашение, если он реализует 64-битные данные и / или каким-либо образом упаковать несколько 8-битных или 16-битных значений в одно 32-битное слово. Компания Analog Devices решила избежать этой проблемы, используя 32-битный символ в своем компиляторе C.
Размер слова 48 бит для инструкций, 32-битный для целых чисел и обычных чисел с плавающей запятой и 40 бит для расширенных чисел с плавающей запятой. Код и данные обычно выбираются из внутренней памяти, которую пользователь должен разбить на области с разным размером слов по желанию. Небольшие типы данных могут храниться в более широкой памяти, просто тратя лишнее пространство. Система, которая не использует 40-битную расширенную плавающую точку, может разделить внутреннюю память на две части: 48-битную для кода и 32-битную для всего остального. Большинство инструкций ЦП, связанных с памятью, не могут получить доступ ко всем битам 48-битной памяти, но для этой цели предусмотрен специальный 48-битный регистр. К специальному 48-битному регистру можно получить доступ как к паре меньших регистров, что позволяет перемещаться к обычным регистрам и обратно.
Внешняя память может использоваться с SHARC. Эта память может быть настроена только для одного размера. Если внешняя память сконфигурирована как 32-битные слова, чтобы избежать потерь, то только внутренняя память может использоваться для выполнения кода и расширенных операций с плавающей запятой. Операционные системы могут использовать накладки чтобы обойти эту проблему, передав 48-битные данные во внутреннюю память по мере необходимости для выполнения. А DMA для этого предусмотрен двигатель. Настоящая подкачка невозможна без внешнего MMU.
SHARC имеет 32-битное адресное пространство с адресацией слов. В зависимости от размера слова это 16 ГБ, 20 ГБ или 24 ГБ (с использованием общего определения 8-битного «байта»).
Инструкции SHARC могут содержать 32-битный непосредственный операнд. Команды без этого операнда обычно могут выполнять две или более операций одновременно. Многие инструкции являются условными, и им может предшествовать "если" условие " в язык ассемблера. Есть ряд условие варианты, аналогичные вариантам, предоставляемым x86 Регистр флагов.
Есть два слоты задержки. После перехода обычно выполняются две инструкции, следующие за переходом.
Процессор SHARC имеет встроенную поддержку управления петлей. Можно использовать до 6 уровней, избегая необходимости в обычных инструкциях ветвления и нормальном учете, связанном с выходом из цикла.
SHARC имеет два полных набора регистров общего назначения. Код может мгновенно переключаться между ними, обеспечивая быстрое переключение контекста между приложением и Операционные системы или между двумя потоками.