Транзакционная память - Википедия - Transactional memory

В Информатика и инженерное дело, транзакционная память попытки упростить параллельное программирование разрешая выполнение группы инструкций загрузки и сохранения в атомный путь. Это контроль параллелизма механизм, аналогичный транзакции базы данных для контроля доступа к Общая память в параллельные вычисления.Системы транзакционной памяти предоставляют абстракцию высокого уровня в качестве альтернативы синхронизации потоков низкого уровня. Эта абстракция позволяет координировать одновременное чтение и запись общих данных в параллельных системах.[1]

Мотивация

Атомарность между двумя параллельными транзакциями с конфликтом

В параллельном программировании синхронизация требуется, когда параллельные потоки пытаются получить доступ к общему ресурсу. Конструкции синхронизации потоков низкого уровня, такие как блокировки, пессимистичны и запрещают потоки, которые находятся за пределами критическая секция от внесения каких-либо изменений. Процесс наложения и снятия блокировок часто функционирует как дополнительные накладные расходы в рабочих нагрузках с небольшим конфликтом между потоками. Транзакционная память обеспечивает оптимистичный контроль параллелизма позволяя потокам работать параллельно с минимальным вмешательством.[2] Целью систем транзакционной памяти является прозрачная поддержка областей кода, помеченных как транзакции, путем принудительного атомарность, последовательность и изоляция.

Транзакция - это набор операций, которые могут выполнять и фиксировать изменения до тех пор, пока нет конфликта. При обнаружении конфликта транзакция вернется в исходное состояние (до каких-либо изменений) и будет выполняться повторно, пока все конфликты не будут устранены. До успешной фиксации результат любой операции внутри транзакции является чисто умозрительным. В отличие от синхронизации на основе блокировок, при которой операции сериализуются для предотвращения повреждения данных, транзакции допускают дополнительный параллелизм, пока несколько операций пытаются изменить общий ресурс. Поскольку программист не несет ответственности за явную идентификацию блокировок или порядок их получения, программы, использующие транзакционную память, не могут создавать тупик.[2]

С этими конструкциями транзакционная память обеспечивает абстракцию программирования высокого уровня, позволяя программистам заключать свои методы в транзакционные блоки. Правильные реализации гарантируют, что данные не могут быть разделены между потоками без прохождения транзакции и создания сериализуемый исход. Например, код можно записать как:

def перевести деньги(from_account, to_account, количество):    "" "Переводите деньги с одного счета на другой." ""    с сделка():        from_account -= количество        to_account   += количество

В коде блоку, определенному как «транзакция», гарантируется атомарность, согласованность и изоляция с помощью базовой реализации транзакционной памяти, и он прозрачен для программиста. Переменные внутри транзакции защищены от внешних конфликтов, гарантируя, что либо будет переведена правильная сумма, либо не будет предпринято никаких действий. Обратите внимание, что ошибки, связанные с параллелизмом, все еще возможны в программах, которые используют большое количество транзакций, особенно в программных реализациях, где библиотека, предоставляемая языком, не может обеспечить правильное использование. Ошибки, возникшие в результате транзакций, часто бывает трудно отладить, поскольку точки останова не могут быть размещены в транзакции.[2]

Транзакционная память ограничена тем, что требует абстракции совместно используемой памяти. Хотя программы транзакционной памяти не могут вызвать тупик, программы все равно могут страдать от динамической блокировки или ресурсов голодание. Например, более длинные транзакции могут многократно откатываться в ответ на несколько небольших транзакций, тратя время и энергию.[2]

Аппаратное и программное обеспечение

Аппаратная транзакционная память с использованием битов чтения и записи

Абстракция атомарности в транзакционной памяти требует наличия аппаратного механизма для обнаружения конфликтов и отмены любых изменений, внесенных в общие данные.[3] Аппаратные системы транзакционной памяти могут включать модификации процессоров, кэш-памяти и протокола шины для поддержки транзакций.[4][5][6][7][8] Спекулятивные значения в транзакции должны буферизоваться и оставаться невидимыми для других потоков до момента фиксации. Большие буферы используются для хранения спекулятивных значений, избегая распространения записи через базовый согласованность кеша протокол. Традиционно буферы реализовывались с использованием различных структур в иерархии памяти, таких как очереди хранения или кеши. Буферы, расположенные дальше от процессора, такие как кэш L2, могут содержать более предположительные значения (до нескольких мегабайт). Оптимальный размер буфера все еще обсуждается из-за ограниченного использования транзакций в коммерческих программах.[3] В реализации кэширования строки кеша обычно дополняются битами чтения и записи. Когда аппаратный контроллер получает запрос, контроллер использует эти биты для обнаружения конфликта. Если в параллельной транзакции обнаружен конфликт сериализуемости, то спекулятивные значения отбрасываются. Когда используются кеши, система может представлять риск ложные конфликты из-за использования детализации строк кэша.[3] Ссылка загрузки / магазин-условно (LL / SC) предлагается многими RISC процессоры можно рассматривать как основную поддержку транзакционной памяти; однако LL / SC обычно работает с данными размером с машинное слово, поэтому поддерживаются только однословные транзакции.[4] Хотя аппаратная транзакционная память обеспечивает максимальную производительность по сравнению с программными альтернативами, в настоящее время наблюдается ограниченное использование.

Программная транзакционная память обеспечивает семантику транзакционной памяти в программном обеспечении библиотека времени исполнения или язык программирования,[9] и требует минимальной аппаратной поддержки (обычно атомарный сравнить и поменять местами операция или эквивалент). Обратной стороной является то, что программные реализации обычно приводят к снижению производительности по сравнению с аппаратными решениями. Аппаратное ускорение может снизить некоторые накладные расходы, связанные с программной транзакционной памятью.

Из-за более ограниченного характера аппаратной транзакционной памяти (в текущих реализациях) программное обеспечение, использующее ее, может потребовать довольно обширной настройки, чтобы в полной мере использовать ее. Например, динамический распределитель памяти может иметь значительное влияние на производительность, и аналогичным образом заполнение структуры может влиять на производительность (из-за выравнивания кеша и проблем с ложным совместным использованием); В контексте виртуальной машины различные фоновые потоки могут вызывать неожиданные прерывания транзакции.[10]

История

Одной из первых реализаций транзакционной памяти был буфер с закрытым хранилищем, используемый в Transmeta с Крузо и Efficeon процессоры. Однако это использовалось только для облегчения спекулятивной оптимизации двоичной трансляции, а не для какой-либо формы спекулятивная многопоточность, или раскрыть его напрямую программистам. Azul Systems также внедрила аппаратную транзакционную память для ускорения Ява бытовой техники, но это было так же скрыто от посторонних.[11]

Sun Microsystems реализована аппаратная транзакционная память и ограниченная форма спекулятивной многопоточности в ее high-end Рок-процессор. Эта реализация доказала, что ее можно использовать для исключения блокировок и более сложных гибридных систем транзакционной памяти, в которых транзакции обрабатываются с помощью комбинации аппаратного и программного обеспечения. Процессор Rock был закрыт в 2009 году, незадолго до приобретения компанией Oracle; Хотя сами продукты так и не были выпущены, исследователям был доступен ряд прототипов систем.[11]

В 2009, AMD предложил Расширенные возможности синхронизации (ASF), набор x86 расширения, которые предоставляют очень ограниченную форму поддержки аппаратной транзакционной памяти. Целью было предоставить аппаратные примитивы, которые можно было бы использовать для синхронизации более высокого уровня, такие как программная транзакционная память или алгоритмы блокировки. Однако AMD не объявила, будет ли ASF использоваться в продуктах, и если да, то в какие сроки.[11]

В последнее время, IBM объявил в 2011 году, что Синий Джин / Q имел аппаратную поддержку как для транзакционной памяти, так и для спекулятивной многопоточности. Транзакционная память может быть настроена в двух режимах; первый - это неупорядоченный и одноверсионный режим, в котором запись из одной транзакции вызывает конфликт с любыми транзакциями, читающими один и тот же адрес памяти. Второй режим предназначен для спекулятивной многопоточности, обеспечивая упорядоченную многоверсионную транзакционную память. Спекулятивные потоки могут иметь разные версии одного и того же адреса памяти, а аппаратная реализация отслеживает возраст каждого потока. Младшие потоки могут получать доступ к данным из старых потоков (но не наоборот), и запись по одному и тому же адресу основана на порядке потоков. В некоторых случаях зависимости между потоками могут привести к прерыванию работы младших версий.[11]

Intel с Расширения транзакционной синхронизации (TSX) доступен в некоторых Skylake процессоры. Ранее это было реализовано в Haswell и Broadwell процессоры тоже, но реализации оба раза оказывались неисправными и поддержка TSX была отключена. Спецификация TSX описывает API транзакционной памяти для использования разработчиками программного обеспечения, но не раскрывает детали технической реализации.[11] ARM архитектура имеет аналогичное расширение.[12]

Начиная с GCC 4.7 доступна экспериментальная библиотека для транзакционной памяти, в которой используется гибридная реализация. Вариант Python PyPy также вводит в язык транзакционную память.

Доступные реализации

Смотрите также

Рекомендации

  1. ^ Харрис, Тим; Ларус, Джеймс; Раджвар, Рави (02.06.2010). «Транзакционная память, 2-е издание». Синтез лекций по компьютерной архитектуре. 5 (1): 1–263. Дои:10.2200 / S00272ED1V01Y201006CAC011. ISSN  1935-3235.
  2. ^ а б c d «Транзакционная память: история и развитие». Кукуруку Хаб. Получено 2016-11-16.
  3. ^ а б c Солихин, Ян (2016). Основы параллельной многоядерной архитектуры. Беркли, Калифорния: Chapman & Hall. С. 287–292. ISBN  978-1-4822-1118-4.
  4. ^ а б Херлихи, Морис; Мосс, Дж. Элиот Б. (1993). «Транзакционная память: архитектурная поддержка структур данных без блокировок» (PDF). Материалы 20-го Международного симпозиума по компьютерной архитектуре (ISCA). С. 289–300.
  5. ^ Stone, J.M .; Stone, H.S .; Heidelberger, P .; Турек, Дж. (1993). «Множественные резервации и обновление Оклахомы». Параллельная и распределенная технология IEEE: системы и приложения. 1 (4): 58–71. Дои:10.1109/88.260295.
  6. ^ Хаммонд, L; Вонг, В .; Chen, M .; Carlstrom, B.D .; Дэвис, J.D .; Hertzberg, B .; Прабху, М.К .; Хонгго Виджая; Козыракис, Ц .; Олюкотун, К. (2004). «Согласованность и согласованность транзакционной памяти». Материалы 31-го ежегодного Международного симпозиума по компьютерной архитектуре (ISCA). С. 102–13. Дои:10.1109 / ISCA.2004.1310767.
  7. ^ Ananian, C.S .; Асанович, К .; Kuszmaul, B.C .; Leiserson, C.E .; Ли, С. (2005). «Неограниченная транзакционная память». 11-й Международный симпозиум по архитектуре высокопроизводительных компьютеров. С. 316–327. Дои:10.1109 / HPCA.2005.41. ISBN  0-7695-2275-0.
  8. ^ «LogTM: транзакционная память на основе журналов» (PDF). WISC.
  9. ^ «Транзакционный язык программирования ATOMOΣ» (PDF). Стэнфорд.
  10. ^ Odaira, R .; Castanos, J. G .; Накаике, Т. (2013). «По-разному ли масштабируются программы C и Java на аппаратной транзакционной памяти?». 2013 Международный симпозиум IEEE по характеристике рабочей нагрузки (IISWC). п. 34. Дои:10.1109 / IISWC.2013.6704668. ISBN  978-1-4799-0555-3.
  11. ^ а б c d е Дэвид Кантер (21.08.2012). «Анализ транзакционной памяти Haswell». Технологии реального мира. Получено 2013-11-19.
  12. ^ «Arm выпускает SVE2 и TME для архитектуры A-профиля - Блог процессоров - Процессоры - Сообщество Arm». community.arm.com. Получено 2019-05-25.
  13. ^ «Внутренние функции расширения транзакционной памяти (TME)». Получено 2020-05-05.
  14. ^ "IBM устанавливает транзакционную память в ЦП". EE Times.
  15. ^ Брайан Холл; Райан Арнольд; Питер Бергнер; Вайнер душ Сантуш Москетта; Роберт Эненкель; Пэт Хауген; Майкл Р. Мейснер; Алекс Мерикас; Филипп Элер; Берни Шифер; Брайан Ф. Вил; Суреш Уорриер; Даниэль Забава; Адхемервал Занелла (2014). Методы оптимизации производительности и настройки процессоров IBM, включая IBM POWER8 (PDF). IBM Redbooks. С. 37–40. ISBN  978-0-7384-3972-3.
  16. ^ Вэй Ли, Встроенные функции аппаратной транзакционной памяти компилятора IBM XL для IBM AIX в системах на базе процессоров IBM POWER8
  17. ^ "Power ISA версии 3.1". openpowerfoundation.org. 2020-05-01. Получено 2020-10-10.
  18. ^ Java на 1000 ядер - рассказы об аппаратном / программном обеспечении CoDesign на YouTube
  19. ^ "Control.Monad.STM". hackage.haskell.org. Получено 2020-02-06.
  20. ^ "Домашняя страница STMX".
  21. ^ Вонг, Майкл. «Транзакционные языковые конструкции для C ++» (PDF). Получено 12 янв 2011.
  22. ^ "Краткое руководство по транзакционной памяти GCC".
  23. ^ «Параметры диалекта C - Использование коллекции компиляторов GNU (GCC)».
  24. ^ "TransactionalMemory - GCC Wiki".
  25. ^ Риго, Армин. «Использование всех этих ядер: транзакционная память в PyPy». europython.eu. Получено 7 апреля 2015.
  26. ^ «picotm - Портативный интегрированный настраиваемый и открытый менеджер транзакций».
  27. ^ "Параллельный :: ТВар".

дальнейшее чтение

  • Харрис, Тим; Larus, James R .; Раджвар, Рави (декабрь 2010 г.), Транзакционная память, 2-е издание, Синтез лекций по компьютерной архитектуре, 5, Morgan & Claypool, стр. 1–263, Дои:10.2200 / S00272ED1V01Y201006CAC011
  • Маккенни, Пол Э .; Майкл, Магед М .; Триплет, Джош; Уолпол, Джонатан (июль 2010 г.). «Почему трава не может быть зеленее с другой стороны: сравнение блокировки и транзакционной памяти». SIGOPS Oper. Syst. Rev. Нью-Йорк, Нью-Йорк, США: ACM. 44 (3): 93–101. Дои:10.1145/1842733.1842749. ISSN  0163-5980.
  • Дэйв Дайс, Йоси Лев, Марк Мойр, Дэн Нуссбаум и Марек Ольшевски. (2009) «Ранний опыт реализации коммерческой аппаратной транзакционной памяти». Технический отчет Sun Microsystems (60 стр.) SMLI TR-2009-180. Короткая версия появилась на ASPLOS’09. Дои:10.1145/1508244.1508263
  • Эми Ван, Мэтью Годе, Пэн Ву, Хосе Нельсон Амарал, Мартин Омахт, Кристофер Бартон, Рауль Сильвера и Магед Майкл. "Оценка аппаратной поддержки Blue Gene / Q для транзакционной памяти ". В материалах 21-й международной конференции по параллельным архитектурам и методам компиляции, стр. 127–136. ACM, 2012.
  • Якоби, К., Слегель, Т., и Грейнер, Д. (2012, декабрь). "Архитектура и реализация транзакционной памяти для IBM System z ". В микроархитектуре (MICRO), 45-й ежегодный международный симпозиум IEEE / ACM, 2012 г. (стр. 25–36). IEEE.
  • Гарольд В. Каин, Магед М. Майкл, Брэд Фрей, Кэти Мэй, Дерек Уильямс и Хунг Ле. «Надежная архитектурная поддержка транзакционной памяти в архитектуре Power». В ISCA '13 Proceedings of the 40th Annual International Symposium on Computer Architecture, pp. 225–236, ACM, 2013. Дои:10.1145/2485922.2485942

внешняя ссылка