Тестирование пластин - Wafer testing

Тестирование пластин это шаг, выполняемый во время изготовление полупроводниковых приборов. На этом этапе, выполняемом перед отправкой пластины в подготовка к штампу, все индивидуальные интегральные схемы присутствующие на пластине проверяются на функциональные дефекты с применением специальных тестовые шаблоны им. Тестирование пластины выполняется с помощью тестового оборудования, называемого пластинчатый зонд. Процесс тестирования пластины можно описать по-разному: наиболее распространенными, вероятно, являются окончательный тест пластины (WFT), электронная сортировка кристалла (EDS) и датчик цепи (CP).

Вафельный зонд

8-дюймовый зонд для полупроводниковых пластин, показанный со снятыми крышками, тестером и элементами платы зонда.

Пробник пластин - это машина (Автоматическое испытательное оборудование ) используется для тестирования интегральных схем. Для электрических испытаний набор микроскопических контактов или датчиков, называемых карта зонда удерживаются на месте, в то время как пластина, закрепленная в вакуумном патроне, приводится в электрический контакт. Когда кристалл (или набор кубиков) был электрически испытан, зонд перемещает пластину к следующему кристаллу (или массиву), и может начаться следующий тест. Зондирование пластин обычно отвечает за загрузку и выгрузку пластин из их носителя (или кассеты) и оснащено оптикой автоматического распознавания образов, способной выравнивать пластину с достаточной точностью для обеспечения точной регистрации между контактные площадки на пластине и кончиках зондов.

Для современных корпусов с несколькими головками, таких как штабелированные пакет в масштабе чипа (SCSP) или система в корпусе (SiP) - разработка бесконтактных (RF) датчиков для идентификации известного протестированного кристалла (KTD) и заведомо исправного кристалла (KGD) имеет решающее значение для увеличения общего выхода системы.

Пробник пластин также проверяет любые схемы тестирования на линиях разметки пластин. Некоторые компании получают большую часть информации о характеристиках устройства из этих тестовых структур линий разметки.[1][2][3]

Когда все тестовые шаблоны подходят для конкретного кристалла, его положение запоминается для дальнейшего использования во время Упаковка IC. Иногда у кристалла есть внутренние запасные ресурсы, доступные для ремонта (например, микросхема флэш-памяти); если он не проходит несколько тестовых шаблонов, эти запасные ресурсы могут быть использованы. Если дублирование вышедшего из строя кристалла невозможно, кристалл считается неисправным и отбрасывается. Непроходные схемы обычно помечаются маленькой чернильной точкой в ​​середине кристалла, или информация о прохождении / непрохождении сохраняется в файле, называемом картой пластин. Эта карта классифицирует проходящие и непроходящие матрицы с использованием ящиков. Бункер тогда определяется как хороший или плохой штамп. Затем эта карта пластин отправляется в умереть вложение процесс, который затем захватывает только проходящие цепи, выбирая количество бункеров хороших штампов. Процесс, при котором чернильные точки не используются для маркировки неисправных штампов, называется картирование субстрата. Когда используются чернильные точки, системы технического зрения на последующем оборудовании для обработки штампов могут дисквалифицировать штамп, распознав чернильную точку.

В некоторых очень специфических случаях кристалл, прошедший некоторые, но не все тестовые шаблоны, все еще может использоваться в качестве продукта, обычно с ограниченной функциональностью. Наиболее распространенным примером этого является микропроцессор, у которого только одна часть кристалла тайник память исправна. В этом случае процессор иногда все же можно продать как более дешевую деталь с меньшим объемом памяти и, следовательно, более низкой производительностью. Кроме того, при обнаружении дефектных штампов штамп из бункера для дефектов может быть использован производственным персоналом для настройки сборочной линии.

Содержимое всех тестовых шаблонов и последовательность, в которой они применяются к интегральной схеме, называются программа испытаний.

После упаковки ИС упакованный чип будет снова протестирован во время IC тестирование фаза, обычно с одинаковыми или очень похожими тестовыми шаблонами. По этой причине можно подумать, что тестирование полупроводниковых пластин - ненужный, избыточный этап. В действительности это обычно не так, поскольку удаление дефектных штампов позволяет сэкономить значительные средства на упаковке неисправных устройств. Однако, когда производительность настолько высока, что тестирование полупроводниковых пластин обходится дороже, чем стоимость упаковки дефектных устройств, этап тестирования пластин можно вообще пропустить, и матрицы будут подвергаться слепой сборке.

Смотрите также

Рекомендации

  1. ^ «Запуск позволяет характеризовать изменчивость ИС» Ричард Геринг, 2006 г.
  2. ^ «Тестирование ИС драйвера источника ЖК-дисплея с помощью встроенной тестовой схемы» (Абстрактные)
  3. ^ Дизайн для технологичности и статистический дизайн: конструктивный подходАвторы: Майкл Оршанский, Сани Нассиф, Дуэйн Бонинг 2007.ISBN  0-387-30928-4 ISBN  978-0-387-30928-6[1] п. 84

Библиография

  • Основы тестирования цифровых полупроводников (версия 4.0), Гай А. Перри (спиральный - 1 марта 2003 г.) ISBN  978-0965879705
  • Принципы тестирования полупроводниковых сетей (тестирование и измерения) (в твердом переплете), Амир Афшар, 1995 г. ISBN  978-0-7506-9472-8
  • Испытание схем СБИС с ограничением мощности. Руководство по стандарту тестирования IEEE 1149.4 (Границы электронного тестирования) Никола Николичи и Башира М. Аль-Хашими (Kindle Edition - 28 февраля 2003 г.) ISBN  978-0-306-48731-6
  • Воспоминания о полупроводниках: технология, тестирование и надежность, Ашок К. Шарма (в твердом переплете - 9 сентября 2002 г.) ISBN  978-0780310001