ЗПУ (микропроцессор) - Википедия - ZPU (microprocessor)
- О советской / российской зенитной установке см. ЗПУ.
В ЗПУ это микропроцессор штабелеукладчик разработан норвежской компанией Zylin AS для запуска кода надзора в электронных системах, которые включают программируемая вентильная матрица (ПЛИС).[1]
ZPU - относительно недавняя стековая машина с небольшой экономической нишей, и у нее растет число пользователей и реализаций.[2][3] Он был разработан так, чтобы потребовать очень небольшого количества электронной логики, что делает больше электронной логики доступной для других целей в FPGA. Чтобы его было легко использовать, он имеет порт Коллекция компиляторов GNU. Это значительно упрощает применение, чем процессоры без компиляторов. Жертвуя скоростью в обмен на небольшой размер, он сохраняет промежуточные результаты вычислений в памяти, в виде выталкивающего стека, а не в регистрах.[1]
Zylin Corp. сделала ЗПУ открытым в 2008 году.[1]
использование
Многие электронные проекты включают электронную логику в ПЛИС. Также расточительно иметь микропроцессор, поэтому добавление ЦП к электронной логике ПЛИС - обычное дело. Часто можно было бы использовать меньшую и менее дорогую ПЛИС, если бы только ЦП использовал меньше ресурсов. Это именно та ситуация, для решения которой был разработан ZPU.
ZPU предназначен для решения различных задач системы, которые лучше всего решаются программным обеспечением, например, пользовательским интерфейсом. ZPU очень медленный, но его небольшой размер помогает разместить любой необходимый высокоскоростной алгоритм в FPGA.
Другая проблема заключается в том, что большинство процессоров для FPGA имеют закрытый исходный код и доступны только от конкретного производителя FPGA. Иногда проект должен иметь дизайн, который можно было бы широко распространять в целях проверки безопасности, использования в образовательных целях или по другим причинам. Лицензии на эти проприетарные процессоры могут предотвратить такое использование. ZPU имеет открытый код.
Некоторым проектам нужен код, который должен быть небольшим, но запускаться на ЦП, который по своей сути имеет более крупный код. В качестве альтернативы, проект может извлечь выгоду из широкого выбора кода, компиляторов и инструментов отладки для GNU Compiler Collection. В этих случаях можно написать эмулятор для реализации набора инструкций ZPU на целевом процессоре, а компиляторы ZPU могут быть использованы для создания кода. В результате система работает медленно, но упаковывает код в меньший объем памяти, чем многие процессоры, и позволяет проекту использовать широкий спектр компиляторов и кода.[4]
Особенности дизайна
ZPU был разработан специально для минимизации количества электронной логики. Он имеет минимальный набор инструкций, но может быть закодирован для коллекции компиляторов GNU. Это также минимизирует количество регистров, которые должны быть в ПЛИС, сводя к минимуму количество триггеров. Вместо регистров промежуточные результаты хранятся в стеке, в памяти.[1]
Он также имеет небольшой код для экономии памяти. Инструкции стековой машины не обязательно должны содержать идентификаторы регистров, поэтому код ZPU меньше, чем у других RISC-процессоров, и, как говорят, ему требуется всего около 80% пространства ARM Holdings Большой палец2.[1] Например, немедленное подписание помогает ZPU хранить 32-битное значение не более чем в 5 байтах пространства инструкций и всего в одном. Большинству процессоров RISC требуется не менее восьми байтов.
Наконец, около 2/3 его инструкций могут быть эмулированы прошивкой, реализованной с использованием остальных 1/3 «необходимых» инструкций. Хотя результат очень медленный, итоговому процессору может потребоваться всего 446 справочных таблиц (мера сложности FPGA, примерно эквивалентная 1700 электронным логическим элементам).
ZPU имеет вектор сброса, состоящий из 32 байтов кодового пространства, начиная с нулевой позиции. Он также имеет одно прерывание, чувствительное к краям, с вектором, состоящим из 32 байтов кодового пространства, начиная с адреса 32. Каждый вектор со 2 по 63 имеет 32 байта пространства, но зарезервирован для кода, имитирующего инструкции с 33 по 63.
Базовый ZPU имеет 32-битный путь данных. ZPU также имеет вариант с 16-битным трактом данных, чтобы сохранить еще больше логики.
Инструменты и ресурсы
ZPU имеет хорошо протестированный порт коллекции компиляторов GNU.[1] Энтузиасты и прошивки портировали ЭКО,[1] FreeRTOS[5] и μClinux.[6]По крайней мере одна группа энтузиастов скопировала популярную среду разработки Ардуино и адаптировал его к ЗПУ.[7]
Сейчас существует несколько моделей ядра ZPU. Помимо оригинальных ядер Zylin,[1] есть еще ядра ZPUino,[7] и ядро ZPUFlex.[8] Ядро Zylin разработано для минимального использования ПЛИС и включает 16-разрядную версию. ZPUino имеет практические улучшения в скорости, может заменять эмулируемые инструкции аппаратными средствами и встроен в структуру системы на кристалле. ZPUFlex разработан для использования блоков внешней памяти и может заменять эмулируемые инструкции аппаратными средствами.
Академические проекты включают исследования и улучшения энергоэффективности,[9] и исследования надежности.[10]
Для повышения скорости большинство разработчиков реализовали эмулированные инструкции и добавили кеш стека.[7][8][9] Помимо этого, один разработчик сказал, что двухстековая архитектура разрешит конвейерную обработку (т.е. повышение скорости до одной инструкции за такт), но это также может потребовать изменений в компиляторе.[9]
Один разработчик снизил энергопотребление на 46% за счет кеширования стека и автоматической установки стробирования часов.[9] Энергопотребление тогда было примерно эквивалентно небольшому с открытым исходным кодом. Янтарь ядро, реализующее архитектуру ARM v2a.
Части ZPU, которым в наибольшей степени способствовала бы отказоустойчивость, - это адресная шина, указатель стека и счетчик программ.[10]
Набор инструкций
«TOS» - это аббревиатура от «Top Of Stack». «NOS» - это аббревиатура от «Next to the top Of Stack».
| Имя | Двоичный | Описание |
|---|---|---|
| ТОЧКА РАЗРЫВА | 00000000 | Остановите ЦП и / или перейдите к отладчику. |
| IM_x | 1xxxxxxx | Отправьте или добавьте подписанный 7-битный сразу к TOS. |
| STORESP_x | 010xxxxx | Вытащите TOS и сохраните его в стеке со смещением сверху. |
| LOADSP_x | 011xxxxx | Выберите значение, индексированное в стеке, и поместите его в TOS. |
| EMULATE_x | 001xxxxx | Эмулируйте инструкцию с кодом в векторе x. |
| ADDSP_x | 0001xxxx | Извлечь из значения, проиндексированного в стеке, и добавить значение в TOS. |
| POPPC | 00000100 | Извлеките адрес из TOS и сохраните его на ПК. |
| НАГРУЗКА | 00001000 | Извлеките адрес и вставьте загруженное значение памяти в TOS. |
| ХРАНИТЬ | 00001100 | Сохраните NOS в памяти, на которую указывает TOS. Поп оба. |
| ПУШСП | 00000010 | Вставьте текущий SP в TOS. |
| POPSP | 00001101 | Откройте TOS и сохраните его в SP. |
| ДОБАВИТЬ | 00000101 | Целочисленное сложение TOS и NOS. |
| И | 00000110 | Побитовое И TOS и NOS. |
| ИЛИ ЖЕ | 00000111 | Побитовое ИЛИ TOS и NOS. |
| НЕТ | 00001001 | Побитовое НЕ из TOS. |
| КУВЫРОК | 00001010 | Измените порядок следования битов TOS. |
| NOP | 00001011 | Нет операции. (Обычно используется для циклов задержки или таблиц кода.) |
Кодовые точки с 33 по 63 могут эмулироваться кодом в векторах от 2 до 32: LOADH и STOREH (16-битный доступ к памяти), LESSTHAN (набор сравнений 1 для истины, 0 для ложных), LESSTHANOREQUAL, ULESSTHAN, ULESSTHANOREQUAL, SWAP (TOS с NOS), MULT, LSHIFTRIGHT, ASHIFTLEFT, ASHIFTRIGHT, CALL, EQ, NEQ, NEG, SUB, XOR, LOADB и STOREB (8-битный доступ к памяти), DIV, MOD, EQBRANCH, NEQBRANCH, POPPCREL, CONFIG, PUSHPC, SYSCALL PUSHSPADD, HALFMULT, CALLPCREL
Рекомендации
- ^ а б c d е ж грамм час «ZPU - самый маленький [sic] 32-битный процессор в мире с набором инструментов GCC: обзор». opencores.org, Zylin Corp.. Получено 7 февраля 2015.
- ^ Хеннеси, Джон Л .; Паттерсон, Дэвид А. (2012). Компьютерная архитектура, количественный подход (5-е изд.). Уолтем, Массачусетс: Elsevier. ISBN 978-0-12-383872-8.
- ^ Асанович, Крсте. «RISC-V: открытый стандарт для SoC». EE Times. Универсальные деловые СМИ. Получено 7 февраля 2015.
- ^ "ZOG - процессорное ядро ZPU для Propeller с GNU C + Fortran". Параллакс Форум. Параллакс. Получено 6 сентября 2019.
- ^ Антонио, Антон. "ZPUino-HDL / zpu / sw / freertos /". GitHub. Антонио Антон. Получено 7 февраля 2015.
- ^ Лопес, Альваро. "alvieboy / Linux". GitHub. Альваро Лопес. Получено 7 февраля 2015.
- ^ а б c Лопес, Альваро. «ЗПУино». www.alvie.com. Получено 7 февраля 2015.
- ^ а б AMR. «ЗПУ Флекс». Ретро Бродяги. Получено 9 февраля 2015.
- ^ а б c d Эриксен, Stein Ove. "Ядро микроконтроллера малой мощности". NTNU Open. Norges teknisk-naturvitenskapelige University. Получено 9 февраля 2015.
- ^ а б Зандрахими, М. (2010). «Анализ последствий и распространения сбоев в ZPU: самом маленьком 32-битном процессоре в мире». 2-й Азиатский симпозиум по качественному электронному дизайну (ASQED). IEEE. С. 308–313. Дои:10.1109 / ASQED.2010.5548320. ISBN 978-1-4244-7809-5.