Zilog SCC - Википедия - Zilog SCC
В SCC, Короче для Контроллер последовательной связи, это семья Серийный порт Водитель интегральные схемы сделан Зилог. Основными представителями семейства являются Z8030 / Z8530 и Z85233.
Разработан на основе более раннего Зилог СИО устройств (Z8443), в SCC добавлен ряд последовательно-параллельных режимов, которые позволили внутреннюю реализацию множества уровень канала передачи данных протоколы как Bisync, HDLC и SDLC.
SCC может быть настроен как обычный RS-232 порт для управления устаревшими системами или альтернативно в качестве RS-422 порт для более высокой производительности, до 10 Мбит / с. Детали реализации обычно ограничивают производительность до 5 Мбит / с или меньше.
Одним из самых известных пользователей SCC был Apple Macintosh Линия компьютеров, которая использовала Z8530 для реализации двух последовательных портов на задней панели ранних моделей, помеченных как «модем» и «принтер».
Описание
Традиционная последовательная связь обычно реализуется с использованием устройства, известного как UART, который переводит данные из компьютерный автобус Внутренний параллельный формат в последовательный и обратно. Это позволяет компьютеру отправлять данные последовательно, просто помещая данные в память в его собственном внутреннем формате, например 16 бит прямой порядок байтов, и UART преобразует его в последовательную форму и отправит. Обычно для каждой компьютерной архитектуры использовались разные UART, чтобы сделать их максимально дешевыми. Хорошим примером является Zilog Z-80 SIO 1977 года выпуска, предназначенный для работы с широко используемыми Зилог З-80 для обеспечения двух последовательных портов с относительно высокой скоростью до 800 кбит / с.[1]
SCC - это, по сути, обновленная версия SIO с большей внутренней логикой, позволяющей напрямую реализовать ряд общих уровень канала передачи данных протоколы. Для начала SCC включал аппаратную реализацию циклическая проверка избыточности (CRC), что позволяло проверять, отмечать и отклонять неправильные данные без поддержки главного компьютера. Включены протоколы более высокого уровня BiSync, HDLC и SDLC. HDLC более известен своей реализацией в модем ориентированный LAPM протокол, часть V.42. Перенеся реализацию этих протоколов на оборудование, SCC упростил реализацию локальная сеть системы, такие как IBM СНС, без необходимости обработки этих деталей центральным процессором.
При использовании в традиционном последовательном режиме SCC может быть настроен на использование 5, 6, 7 или 8 битов на символ, 1, 1/5 или 2 стоповых бита, нечетных, четных или без контроля четности, а также автоматически обнаруживаемых или генерируемых сигналов прерывания. В синхронных режимах данные могут быть дополнительно отправлены с кодированием NRZ, NRZI или FM, а также с манчестерским декодированием, хотя манчестерское кодирование должно обрабатываться внешней логикой.
Скорость передачи SCC может быть измерена из трех источников. Для базовой связи в стиле RS-232 SCC включал внутренние часы с частотой 300 Гц, которые можно умножать на 1, 16, 32 до 64, обеспечивая скорость передачи данных от 300 до 19 200 бит / с. В качестве альтернативы он может использовать часы на шине, предоставляемые платформой хоста, а затем разделить эти часы на 4, 8, 16 или 32 (последние два только в исходном NMOS выполнение). При использовании на машине, работающей на общей частоте 8 МГц, это позволяло достичь скорости до 2 Мбит / с. Наконец, SCC также включает входы для обеспечения внешних часов. Это работает аналогично принимающие часы, но может быть использовано для обеспечения любого тактового сигнала опорного, независимо от принимающей платформы. В этом режиме часы можно было разделить, как во внутреннем корпусе, или умножить на 2 для еще более высоких скоростей, до 32,3 Мбит / с в некоторых версиях. Использование внешних часов упростило реализацию сетевых адаптеров, которые обычно работали со скоростью, не зависящей от главного компьютера.
Ранние реализации использовали буферы приема, которые были только 3 байта глубиной, и буфер отправки с одним байтом. Это означало, что реальная производительность ограничивалась способностью хост-платформы постоянно очищать буферы в своей собственной памяти. При сетевой связи сам SCC мог заставить удаленного отправителя прекратить передачу, когда буферы были заполнены, и тем самым предотвратить потерю данных, пока хост был занят. С обычным асинхронным последовательным интерфейсом это было невозможно; на Macintosh Plus это ограничило производительность RS-232 примерно до 9600 бит / с или меньше, и всего 4800 бит / с на более ранних моделях.
Большинство моделей SCC были доступны либо в двухрядный корпус (DIP) или чип-носитель (PLCC) версии.
Версии
- Z8030
Оригинальная модель реализована в NMOS с мультиплексированным интерфейсом "Z-Bus", который соответствует Зилог Z8000 /Z16C00 /8086 Процессоры
- Z8530
Функционально идентичен Z8030, но использует немультиплексированную «универсальную шину», предназначенную для использования с любым ЦП или хост-платформой, включая Z-80.
- Z8031 и Z8531
Версии Z8030 и Z8530 с удаленной синхронной опорой, в результате чего дизайн более близок к оригинальному SIO.[2]
- Z80C30 и Z85C30
CMOS реализации Z8030 и Z8530. Совместимость с вилкой с более ранними версиями, добавление удвоенной скорости при использовании с внешними часами, а также ряд исправлений ошибок и улучшений в протоколах канального уровня.
- Z80230 и Z85230
Обновлено CMOS реализации Z80C30 и Z85C30, также известные как ESCC
- Z85233
Обновленная версия Z85230 (только), также известная как EMSCC