Функциональная модель автобуса - Bus functional model

А Функциональная модель автобуса или BFM (также известный как модель проверки транзакции или TVM) не являетсясинтезируемый программная модель Интегральная схема компонент, имеющий одну или несколько внешних шин. Основное внимание в модели уделяется моделированию транзакций системной шины до создания и тестирования реального оборудования. BFM обычно определяются как задачи в Языки описания оборудования (HDL), которые применяют стимулы к проверяемому проекту с помощью сложных сигналов и протоколов. BFM обычно реализуется с использованием языков описания оборудования, таких как Verilog, VHDL, SystemC, или же SystemVerilog.

Как правило, BFM предлагают двусторонний интерфейс: одна сторона интерфейса управляет и производит выборку сигналов низкого уровня в соответствии с протоколом шины. С другой стороны, доступны задачи для создания автобусных транзакций и ответа на них. BFM часто используются в качестве повторно используемых строительных блоков для создания испытательных стендов для моделирования, в которых порты шинного интерфейса тестируемой конструкции подключены к соответствующим BFM.

Еще одно распространенное применение BFM - предоставление моделей, заменяющих IP Компоненты: вместо списка соединений или RTL-проекта IP-компонента сторонний поставщик IP может предоставить только BFM, пригодный для целей проверки. Фактический IP-компонент в виде список соединений на уровне ворот могут быть напрямую предоставлены литейному предприятию провайдером IP.

В прошлом BFM рассматривались как несинтезируемый объект, однако в последнее время BFM становятся доступными и как синтезируемые модели.

Модели подтверждения транзакции

BFM иногда называют TVM или моделями проверки транзакций. Это должно подчеркнуть, что операции шины модели были объединены в транзакции атомарной шины, чтобы упростить выдачу и просмотр транзакций шины. Визуализации транзакций шины, смоделированные с помощью TVM, аналогичны выходным данным анализатор протокола или же анализатор автобусов.

Рекомендации

  • Митчел, Донна (2001). «Ручные и автоматические методы кодирования на стенде VHDL / Verilog» (PDF). Журнал выделенных систем. 9 (2). Архивировано из оригинал (PDF) 22 января 2004 г.. Получено 8 апреля 2013.