C-элемент - C-element

Задержки в наивном (на основе Защелка Earle ) реализация и среда
Временная диаграмма C-элемента и включающего логического элемента ИЛИ
Реализация мажоритарного гейта C-элемента и включающего логического элемента ИЛИ (а); Реализации, предложенные Маевским (б), Цирлиным (в) и Мерфи (г)
Статические реализации двух- и трехвходового C-элемента[1][2][3]
Полустатические реализации C-элемента с двумя и несколькими входами.[4][5][6] Для более быстрой версии см.[7]
Ячейка Дэвида (а) и ее быстрые реализации: уровень затвора (б) и уровень транзистора (в)[8]

Мюллер C-элемент (C-ворота, гистерезисный триггер, а иногда совпадающий триггер, двуручная цепь безопасности) - небольшой цифровой блок, широко используемый в дизайне асинхронный схемы и системы. Он был официально определен в 1955 г. Дэвид Э. Мюллер[9] и впервые использован в ИЛЛИАК II компьютер.[10] С точки зрения теории решетки, C-элемент представляет собой полумодулярную распределительную схему, работа которой во времени описывается Диаграмма Хассе.[11][12][13] C-элемент тесно связан с рандеву[14] и присоединиться[15] элементы, в которых вход не может изменяться дважды подряд. В некоторых случаях, когда известны отношения между задержками, C-элемент может быть реализован как схема суммы произведений (SOP).[16][17] Ранние методы реализации C-элемента[18][19] включают Триггер Шмидта,[20] Шлепанцы Эклза-Джордана и шлепанцы с последней подвижной точкой.

Таблица истинности и предположения о задержке

Для двух входных сигналов C-элемент определяется уравнением , что соответствует следующей таблице истинности:

000
01
10
111

Этот стол можно превратить в схему с помощью карты Карно. Однако полученная реализация наивна, так как ничего не говорится о предположениях о задержках. Чтобы понять, при каких условиях полученная схема работоспособна, необходимо провести дополнительный анализ, который показывает, что

  • delay1 - задержка распространения от узла 1 через среду к узлу 3,
  • delay2 - задержка распространения от узла 1 через внутреннюю обратную связь к узлу 3,
  • delay1 должен быть больше, чем delay2.

Таким образом, наивная реализация верна Только для медленной среды.[21]Определение C-элемента можно легко обобщить для многозначной логики или даже для непрерывных сигналов:

Например, таблица истинности для сбалансированного троичного C-элемента с двумя входами имеет вид

−1−1−1
−10
−11
0−1
000
01
1−1
10
111

Реализации C-элемента

В зависимости от требований к скорости переключения и потребляемой мощности С-элемент может быть реализован в виде крупнозернистой или мелкозернистой схемы. Также следует различать одинарный выход и дифференциальный.[22] реализации C-элемента. Дифференциальная реализация возможна только с использованием NAND (только NOR). Реализация с одним выходом работоспособна тогда и только тогда, когда:[23]

  1. Схема, в которой каждый вход С-элемента через отдельный инвертор подключен к его выходу, является полумодулярной относительно состояния, когда все инверторы возбуждаются.
  2. Это состояние актуально для выходного затвора C-элемента.

Реализации на уровне ворот

Существует ряд различных схем С-элемента с одним выходом, построенных на логических элементах.[24][25] В частности, так называемая реализация Маевского[26][27][28] - это нераспределительная схема, слабо основанная на.[29] Недистрибутивность иногда вводится для увеличения параллелизма. Элемент 3NAND в этой схеме может быть заменен двумя воротами 2NAND. С-элемент, использующий только двухвходовые вентили, был предложен Цирлиным.[30] а затем синтезированы Стародаубцевым и соавт. используя язык таксограмм [31] Эта схема совпадает с той, которая приписывается (без ссылки) Бартки. [26] и может работать без входной защелки. Еще одна версия С-элемента, построенная на двух Защелки RS был синтезирован Мерфи[32] с помощью инструмента Petrify. Однако эта схема включает инвертор, подключенный к одному входу. Этот инвертор должен иметь небольшую задержку. Однако существуют реализации защелок RS, которые, например, уже имеют один инвертированный вход.[33] Некоторые независимые от скорости подходы [34][35] Предположим, что входные инверторы с нулевой задержкой доступны на всех воротах, что является нарушением истинной независимости скорости, но на практике достаточно безопасно. Существуют и другие примеры использования этого предположения.[36]

Статический и полустатические реализации

В своем отчете[9] Мюллер предложил реализовать C-элемент как мажоритарный вентиль с обратной связью. Однако, чтобы избежать опасностей, связанных с перекосом внутренних задержек, у мажоритарного затвора должно быть как можно меньше транзисторов.[37][38] Как правило, C-элементы с разными предположениями по времени[39] может быть построен на И-ИЛИ-Инвертировать (АОИ)[40][41] или его двойной вентиль OR-AND-Invert (OAI)[42][43] и инвертор. Еще один вариант, запатентованный Варшавским и соавт.[44][45] это шунтировать входные сигналы, когда они не равны друг другу. Будучи очень простыми, эти реализации рассеивают больше энергии из-за коротких замыканий. Подключив дополнительный мажоритарный вентиль к инвертированному выходу C-элемента, получим включающий ИЛИ (EDLINCOR) функция:[46][47] . Некоторые простые асинхронные схемы, такие как распределители импульсов[48] можно построить только на воротах большинства.

Полустатический C-элемент сохраняет свое предыдущее состояние, используя два перекрестно связанных инвертора, аналогично SRAM клетка. Один из инверторов слабее, чем остальная часть схемы, поэтому он может быть подавлен подтягивающие и спускающие сети. Если оба входа равны 0, подтягивающая сеть изменяет защелка состояние, и C-элемент выдает 0. Если оба входа равны 1, то выпадающая сеть изменяет состояние защелки, делая выход C-элемента равным 1. В противном случае вход защелки не подключен к либо или земля, и поэтому слабый инвертор доминирует, и защелка выводит свое предыдущее состояние. Также существуют варианты полустатического C-элемента, построенного на устройствах с отрицательным дифференциальным сопротивлением (NDR).[49][50] NDR обычно определяется для слабого сигнала, поэтому трудно ожидать, что такой C-элемент будет работать в полном диапазоне напряжений или токов.[оригинальное исследование? ]

Обобщения и нетранзисторные реализации

Поскольку мажоритарный вентиль является частным случаем порогового вентиля, любая из известных реализаций порогового вентиля[51] в принципе может использоваться для построения C-элемента. Однако в многозначном случае подключение выхода мажоритарного затвора к одному или нескольким входам может не дать желаемого эффекта. Например, используя функцию тройного большинства, определенную как[52]

не приводит к троичному C-элементу, указанному в таблице истинности, если сумма не разбивается на пары. Однако даже без такого разделения две тройные мажоритарные функции подходят для построения троичного включающего логического элемента ИЛИ. И схемы Маевского, и Цирлина фактически основаны на так называемой ячейке Давида.[53] Его быстрая реализация на транзисторном уровне используется в предложенном полустатическом C-элементе.[54] Была предложена еще одна полустатическая схема, использующая проходные транзисторы (фактически MUX 2: 1).[55]Другие технологии, подходящие для реализации асинхронных примитивов, включая С-элемент, включают: углеродные нанотрубки,[нужна цитата ] одноэлектронные туннельные устройства,[56] квантовые точки,[57] и молекулярные нанотехнологии.[58]

Рекомендации

  1. ^ И. Э. Сазерленд, «Микротрубопроводы ", Сообщения ACM, т. 32, № 6, стр. 720–738, 1989.
  2. ^ К. Х. ван Беркель, «Остерегайтесь изохронной вилки», Отчет UR 003/91, Philips Research Laboratories, 1991.
  3. ^ В. Б. Мараховский, Логическое проектирование асинхронных схем. Слайды по курсу. Кафедра CS&SE, СПбПУ.
  4. ^ Варшавский В.И., Кравченко Н.М., Мараховский В.Б., Цирлин Б.С., "H flip-flop", Авторское свидетельство СССР SU1562964, 5 июля 1990 г.
  5. ^ В. И. Варшавский, "β-управляемые пороговые элементы", Симпозиум IEEE Great Lakes по СБИС, 1998 г., стр. 52–58.
  6. ^ Варшавский В. И. Пороговый элемент и способ его конструирования. Патент US 6338157, 8 января 2002 г.
  7. ^ Степченков Ю.А., Дьяченко Ю.Г., Денисов А.Н., Фомин Ю.П. «H flip-flop», Патент RU2371842, 27 октября 2009 г.
  8. ^ А. Быстров, А. Яковлев, Синтез асинхронных схем путем прямого отображения: взаимодействие с окружающей средой. Технический отчет, факультет КН, Университет Ньюкасл-апон-Тайн, октябрь 2001 г.
  9. ^ а б Д. Э. Мюллер, Теория асинхронных схем. № отчета 66, Лаборатория цифровых компьютеров, Университет Иллинойса в Урбана-Шампейн, 1955.
  10. ^ Х. К. Бредли, «ИЛЛИАК II - Краткое описание и аннотированная библиография», IEEE Transactions on Electronic Computers, vol. ЭК-14, вып. 3. С. 399–403, 1965.
  11. ^ Д. Э. Мюллер и В. С. Бартки, «Теория асинхронных схем», Int. Симпозиум по теории переключений в Гарвардском университете, стр. 204–243, 1959.
  12. ^ В. Дж. Поппельбаум, Введение в теорию цифровых машин. Math., E.E.294 Конспект лекций, Университет Иллинойса в Урбана-Шампейн.
  13. ^ Дж. Гунавардена, «Обобщенная структура событий для развертывания сети безопасности Мюллера», Int. Конференция по теории параллелизма (CONCUR), 1993, стр. 278–292.
  14. ^ М. Дж. Штуки, С. М. Орнштейн, В. А. Кларк, «Логический дизайн макромодулей», in Proceedings of AFIPS 1967, pp. 357–364.
  15. ^ Дж. К. Эберген, Дж. Сегерс, И. Бенко, «Параллельная программа и асинхронная схема», Workshops in Computing, стр. 50–103, 1995.
  16. ^ П.А. Берел, Дж. Р. Берч, Т. Х. Менг, "Проверка комбинационной эквивалентности цепей, не зависящих от скорости", Формальные методы проектирования систем, вып. 13, нет. 1. С. 37-85, 1998.
  17. ^ Х. Парк, А. Хе, М. Ронкен и Х. Сонг, «Полумодульная модель задержки пересмотрена в контексте относительного времени», IET Electronics Letters, т. 51, нет. 4. С. 332–334, 2015.
  18. ^ Отчет о техническом прогрессе, январь 1959 г., Университет Иллинойса в Урбане-Шампейн.
  19. ^ W. Дж. Поппельбаум, Н. Э. Вайзман, «Схема для нового компьютера штата Иллинойс», Отчет № 90, Иллинойсский университет в Урбана-Шампейн, 1959 г.
  20. ^ Н. П. Сингх, Методология проектирования самосинхронных систем. Магистерская диссертация, Массачусетский технологический институт, 1981, 98 с.
  21. ^ Дж. Кортаделла, М. Кишиневский, Учебное пособие: Синтез цепей управления из спецификаций СТГ. Летняя школа, Люнгби, 1997 г.
  22. ^ А. Мохов, В. Хоменко, Д. Соколов, А. Яковлев, «На двухканальной управляющей логике для повышения устойчивости схемы», IEEE Int. Конференция по применению параллелизма в проектировании систем (ACSD) 2012, стр. 112–121.
  23. ^ Б. С. Цирлин, "Обзор эквивалентных проблем реализации схем на основе И-НЕ, которые не зависят от скорости", Советский журнал компьютерных и системных наук, вып. 24, 1986, с. 58–69 (Б. С. Цирлин, «Обзор эквивалентных проблем реализации в схематическом базисе И-НЕ, не зависящих от скорости», Изв. АН СССР, Техническая кибернетика, №2, 1986, с. 159–171).
  24. ^ Цирлин Б.С., "H-триггер", Авторское свидетельство СССР SU1096759, 7.06.1984.
  25. ^ Цирлин Б.С., "H-триггер с несколькими входами", Авторское свидетельство СССР SU1162019, 15.06.1985.
  26. ^ а б М. Кувако, Т. Наня, «Временная оценка надежности асинхронных схем на основе различных моделей задержки», Международный симпозиум IEEE по перспективным исследованиям в асинхронных цепях и системах (ASYNC) 1994, стр. 22–31.
  27. ^ Я. А. Бжозовский, К. Раахемифар, «Тестирование C-элементов не элементарно», Рабочая конференция по методологиям асинхронного проектирования (ASYNC), 1995 г., стр. 150–159.
  28. ^ П. А. Бирел, Дж. Р. Берч, Т. Х. Мэн, «Проверка комбинационной эквивалентности цепей, не зависящих от скорости», Формальные методы в системном дизайне, т. 13, нет. 1. 1998. С. 37–85.
  29. ^ Варшавский В.И., Маевский О.В. В. Мамруков, Б. С. Цирлин, "H-триггер", Авторское свидетельство СССР SU1081801, 23 марта 1984 г.
  30. ^ Цирлин Б.С., "H-триггер", Авторское свидетельство СССР SU1324106, 15.07.1987.
  31. ^ Н. А. Стародубцев, С. А. Быстров, «Уточнение монотонного поведения для синтеза асинхронных схем с двумя входами и затворами», IEEE Int. Среднезападный симпозиум по схемам и системам (MWSCAS) 2004, т. I, стр. I-521–524.
  32. ^ Дж. П. Мерфи, «Конструкция С-элемента на защелке», Electronics Letters, vol. 48, вып. 19, 2012, с. 1190–1191.
  33. ^ Максимов В.А., Я. Петричкович "RS триггер", Авторское свидетельство СССР SU1164867, 30.06.1985.
  34. ^ П. Бирел, Т. Х.-Й. Менг. «Автоматический синтез схем, не зависящих от скорости», IEEE / ACM Int. Конференция по автоматизированному проектированию (ICCAD) 1992, стр. 581–587.
  35. ^ А. Кондратьев, М. Кишиневский, Б. Линь, П. Ванбекберген, А. Яковлев, «Базовая реализация схем, не зависящих от скорости», ACM Design Automation Conference (DAC) 1994, стр. 56–62.
  36. ^ А. В. Яковлев, А. М. Кельманс, А. Семенов, Д. Дж. Киннимент, «Моделирование, анализ и синтез асинхронных схем управления с использованием сетей Петри», Интеграция, Журнал СБИС, т. 21, нет. 3. С. 143–170, 1996.
  37. ^ Д. Хэмпел, К. Прост и Н. Шайнгберг, «Пороговая логика с использованием дополнительного устройства MOS», Патент US3900742, 19 августа 1975 г.
  38. ^ Д. Доман, Разработка библиотеки CMOS: усовершенствование наборов для цифрового проектирования для конкурентоспособных кремний В архиве 2015-10-08 на Wayback Machine. Wiley, 2012, 327 с.
  39. ^ К. С. Стивенс, Р. Гиносар и С. Ротем, «Относительное время [асинхронный дизайн]», IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 11, вып. 1. С. 129–140, 2003.
  40. ^ Х. Земанек, "Sequentielle asynchrone Logik", Elektronische Rechenanlagen, vol. 4, вып. 6, стр. 248–253, 1962. Имеется также на русском языке как Г. Цеманек, "Последовательная асинхронная логика", Международный симпозиум ИФАК Теория конечных и вероятностных автоматов 1962, с. 232—245.
  41. ^ В. Флейшхаммер, «Улучшения в схемах асинхронных бистабильных триггеров или относящиеся к ним», Описание патента Великобритании GB1199698, 22 июля 1970 г.
  42. ^ Т.-Ю. Ву и С. Б. К. Врудхула, «Конструкция быстрого и эффективного многоходового С-элемента Muller с несколькими входами», IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 1, вып. 2. С. 215–219, 1993.
  43. ^ Х. К. О. Берге, А. Хасанбегович, С. Аунэ, «С-элементы Muller на основе функций меньшинства-3 для источников сверхнизкого напряжения», IEEE Int. Симпозиум по проектированию и диагностике электронных схем и систем (DDECS) 2011, стр. 195–200.
  44. ^ Варшавский В.И., Кондратьев А.Ю., Кравченко Н.М., Цирлин Б.С. "H-триггер" Авторское свидетельство СССР SU1411934 23 июля 1988 г.
  45. ^ Варшавский В.И., Кравченко Н.М., Мараховский В.Б., Цирлин Б.С. "H-триггер", Авторское свидетельство СССР SU1443137, 7 декабря 1988 г.
  46. ^ Д. А. Пакнелл, «Подход на основе событийной логики (EDL) к представлению цифровых систем и связанных с ними процессов проектирования», IEE Proceedings E, Computers and Digital Techniques, vol. 140, нет. 2. С. 119—126, 1993.
  47. ^ А. Яковлев, М. Кишиневский, А. Кондратьев, Л. Лаваньо, М. Пьеткевич-Коутны, «О моделях поведения асинхронных схем с ИЛИ причинно-следственной связью», Формальные методы в системном дизайне, т. 9, вып. 3. С. 189—233. 1996 г.
  48. ^ Дж. К. Нельсон, Счетные схемы, не зависящие от скорости. № отчета 71, Лаборатория цифровых компьютеров, Иллинойсский университет в Урбана-Шампейн, 1956.
  49. ^ C.-H. Лин, К. Ян, А. Ф. Гонсалес, Дж. Р. Ист, П. Мазумдер, Г. И. Хаддад, «Высокоскоростные цифровые логические вентили на основе InP с использованием гетероструктуры RTD / HBT», Int. Конференция по фосфиду индия и родственным материалам (IPRM) 1999, стр. 419–422.
  50. ^ П. Глосекоттер, К. Паша, К. Ф. Гозер, В. Прост, С. Ким, Х. ван Хусен и др., «Асинхронная схема на основе моностабильно-бистабильного логического переходного элемента RTBT (MOBILE)», Симпозиум «Интегральные схемы и проектирование систем», 2002 г., стр. 365–370.
  51. ^ В. Бею, Дж. М. Кинтана, М. Дж. Аведилло, «СБИС реализации пороговой логики - всесторонний обзор», IEEE Transactions on Neural Networks, vol. 14, вып. 5. С. 1217–1243, 2003.
  52. ^ В. Варшавский, Б. Овсиевич, «Сети, состоящие из троичных мажоритарных элементов», IEEE Transactions on Electronic Computers, vol. ЭК-14, вып. 5. С. 730–733, 1965.
  53. ^ М. Курвуазье и П. Азема, «Асинхронные последовательные машины с режимом работы запрос / подтверждение», IEE Electronics Letters, Vol. 10, вып. 1, стр. 8-10, 1974.
  54. ^ С. М. Фэрбенкс, «Двухступенчатый С-элемент Мюллера», Патент США US6281707, 28 августа 2001 г.
  55. ^ А. Моргенштейн, М. Морейнис, Р. Гиносар, "Асинхронные схемы вентильного диффузионного ввода (GDI)", IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 12, вып. 8. С. 847–856, 2004.
  56. ^ С. Сафируддин, С. Д. Котофана, «Строительные блоки для нечувствительных к задержкам схем с использованием одноэлектронных туннельных устройств», Конференция IEEE по нанотехнологиям 2007, стр. 704–708.
  57. ^ Варшавский В.И., «Логический дизайн и квантовый вызов», Int. Практикум по физике и компьютерному моделированию устройств на основе низкоразмерных структур 1995, стр. 134–146.
  58. ^ А. Дж. Мартин, П. Пракаш, «Асинхронная наноэлектроника: предварительное исследование» В архиве 2016-03-04 в Wayback Machine, IEEE Int. Симпозиум по асинхронным схемам и системам (ASYNC) 2008, стр. 58–68.

внешняя ссылка