Режимы истощения и улучшения - Depletion and enhancement modes

Полевые транзисторы истощенного типа при стандартных напряжениях. JFET, поликремниевый MOSFET, MOSFET с двойным затвором, MOSFET с металлическим затвором, MESFET. истощение, электроны, дыры, металл, изолятор. Вверху = источник, внизу = сток, слева = затвор, справа = масса. Напряжения, приводящие к образованию каналов, не показаны.

В полевые транзисторы (FETS), режим истощения и режим улучшения - это два основных типа транзисторов, соответствующих тому, находится ли транзистор в НА государство или ВЫКЛЮЧЕННЫЙ состояние при нулевом напряжении затвор-исток.

МОП-транзисторы с расширенным режимом работы (полевые транзисторы металл-оксид-полупроводник) являются общими переключающими элементами в большинстве интегральных схем. Эти устройства выключены при нулевом напряжении затвор-исток. NMOS можно включить, подняв напряжение затвора выше, чем напряжение источника, PMOS можно включить, опустив напряжение затвора ниже напряжения источника. В большинстве схем это означает, что подтягивание напряжения затвора полевого МОП-транзистора в режиме улучшения к напряжению стока превращает его НА.

В режиме истощения MOSFET устройство обычно НА при нулевом напряжении затвор – исток. Такие устройства используются в качестве «резисторов» нагрузки в логических схемах (например, в логике NMOS с пониженной нагрузкой). Для устройств с истощающей нагрузкой N-типа пороговое напряжение может составлять около –3 В, поэтому его можно выключить, потянув затвор на 3 В отрицательно (сток, для сравнения, более положительный, чем исток в NMOS). В PMOS полярность обратная.

Режим может быть определен по знаку порогового напряжения (напряжение затвора относительно напряжения источника в точке, где инверсионный слой только формируется в канале): для полевого транзистора N-типа устройства расширенного режима имеют положительные пороги, а истощение -режимные устройства имеют отрицательные пороги; для полевого транзистора P-типа: отрицательный в режиме улучшения, положительный в режиме истощения.

Ключевые напряжения (с пороговым напряжением + 3В или -3В)
NMOSPMOS
Режим улучшенияVd > Vs (тип)
НА: Vг ≥ Vs + 3В
ВЫКЛЮЧЕННЫЙ: Vг ≤ Vs		Vd < Vs (тип)
НА: Vг ≤ Vs - 3В
ВЫКЛЮЧЕННЫЙ: Vг ≥ Vs
Режим истощенияVd > Vs (тип)
НА: Vг ≥ Vs
ВЫКЛЮЧЕННЫЙ: Vг ≤ Vs - 3В		Vd < Vs (тип)
НА: Vг ≤ Vs
ВЫКЛЮЧЕННЫЙ: Vг ≥ Vs + 3В

Эффект поля перехода - транзисторы (JFET) находятся в режиме истощения, так как переход затвора будет смещать вперед, если затвор будет перемещен более чем немного от истока к напряжению стока. Такие устройства используются в чипах из арсенида галлия и германия, где сложно изготовить оксидный изолятор.

Альтернативная терминология

Некоторые источники называют «тип истощения» и «тип улучшения» для типов устройств, описанных в этой статье, как «режим истощения» и «режим улучшения», и применяют термины «режим», для которых направление напряжения затвор-исток отличается от нуля. .[1] Перемещение напряжения затвора к напряжению стока «увеличивает» проводимость в канале, поэтому это определяет режим улучшения работы, в то время как перемещение затвора от стока истощает канал, поэтому это определяет режим обеднения.

Семейства логики увеличивающей нагрузки и истощающей нагрузки

Логика NMOS с истощением нагрузки относится к семейству логических схем, которое стало доминирующим в кремнии. СБИС во второй половине 1970-х гг .; процесс поддерживал как транзисторы в режиме улучшения, так и в режиме истощения, а в типичных логических схемах использовались устройства в режиме улучшения в качестве переключателей с понижением напряжения и устройства с режимом истощения в качестве нагрузок или повышающих нагрузок. Семейства логических схем, построенные в более старых процессах, которые не поддерживали транзисторы с режимом истощения, ретроспективно назывались усиление нагрузки логика, или как насыщенная нагрузка логика, поскольку транзисторы режима улучшения обычно были подключены затвором к VDD питание и работает в области насыщения (иногда ворота смещены к более высокому VGG напряжение и работал в линейной области, для лучшего продукт задержки мощности (PDP), но тогда нагрузки занимают больше площади).[2] В качестве альтернативы, вместо статических логических вентилей, динамическая логика такие как четырехфазная логика иногда использовался в процессах, в которых не было доступных транзисторов с режимом истощения.

Например, 1971 г. Intel 4004 использованный кремниевый затвор с усиленной нагрузкой Логика PMOS, а 1976 Зилог Z80 использовали NMOS с кремниевым затвором с истощающей нагрузкой.

История

Первый МОП-транзистор (полевой транзистор металл-оксид-полупроводник) продемонстрировал египетский инженер Мохамед М. Аталла и корейский инженер Давон Канг в Bell Labs в 1960 г. был режим улучшения кремний полупроводниковый прибор.[3] В 1963 году полевые МОП-транзисторы в режиме истощения и улучшения были описаны Стивом Р. Хофштейном и Фредом П. Хейманом. RCA лаборатории.[4] В 1966 году Т. Броуди и Х. Куниг в Westinghouse Electric сфабрикованный режим улучшения и истощения арсенид индия (InAs) MOS тонкопленочные транзисторы (TFT).[5][6]

Рекомендации

  1. ^ Джон Дж. Адамс (2001). Мастерская электроники. McGraw-Hill Professional. п.192. ISBN  978-0-07-134483-8.
  2. ^ Джерри К. Уитакер (2005). Микроэлектроника (2-е изд.). CRC Press. п. 6-7–6-10. ISBN  978-0-8493-3391-0.
  3. ^ Сах, Чжи-Тан (Октябрь 1988 г.). «Эволюция МОП-транзистора - от концепции до СБИС» (PDF). Труды IEEE. 76 (10): 1280–1326 (1293). Дои:10.1109/5.16328. ISSN  0018-9219.
  4. ^ Хофштейн, Стив Р .; Хейман, Фред П. (сентябрь 1963 г.). «Кремниевый полевой транзистор с изолированным затвором». Труды IEEE. 51 (9): 1190–1202. Дои:10.1109 / PROC.1963.2488.
  5. ^ Вудалл, Джерри М. (2010). Основы полупроводниковых МОП-транзисторов III-V. Springer Science & Business Media. С. 2–3. ISBN  9781441915474.
  6. ^ Brody, T. P .; Куниг, Х. Э. (октябрь 1966 г.). «ТОНКОПЛЕННЫЙ ТРАНЗИСТОР INAs с высоким коэффициентом усиления». Письма по прикладной физике. 9 (7): 259–260. Дои:10.1063/1.1754740. ISSN  0003-6951.