Эмиттерная логика - Emitter-coupled logic

Схема основного затвора Motorola ECL 10,000[1]

В электронике эмиттерная логика (ECL) высокоскоростной Интегральная схема биполярный транзистор логическая семья. ECL использует перегруженную BJT дифференциальный усилитель с несимметричным входом и ограниченным током эмиттера, чтобы избежать насыщенный (полностью включен) рабочий регион и его медленное выключение.[2]Поскольку ток направляется между двумя ветвями пары с эмиттерной связью, ECL иногда называют логика управления током (CSL),[3]логика текущего режима (CML)[4]или токовый переключатель эмиттер-повторитель (CSEF) логика.[5]

В ECL транзисторы никогда не находятся в состоянии насыщения, входные / выходные напряжения имеют небольшой размах (0,8 В), входное сопротивление высокое, а выходное сопротивление низкое. В результате транзисторы быстро меняют состояние, задержки выхода на посадку низкие, а разветвление возможность высокая.[6] Кроме того, практически постоянный ток, потребляемый дифференциальными усилителями, сводит к минимуму задержки и сбои из-за индуктивности и емкости питающей линии, а дополнительные выходы уменьшают время распространения сигнала по всей цепи за счет уменьшения количества инверторов.

Основным недостатком ECL является то, что каждый вентиль постоянно потребляет ток, что означает, что он требует (и рассеивает) значительно больше энергии, чем у других семейств логических схем, особенно в состоянии покоя.

Эквивалент эмиттерно-связанной логики, сделанный из Полевые транзисторы называется логика с подключением к источнику (SCFL).[7]

Вариант ECL, в котором все сигнальные тракты и входы затвора являются дифференциальными, известен как логика дифференциального переключателя тока (DCS).[8]

История

Текущий переключатель Юрк (около 1955 г.)[9]

ECL был изобретен в августе 1956 г. IBM к Хэннон С. Юрке.[10][11] Первоначально назывался логика управления током, он использовался в Протяжение, IBM 7090, и IBM 7094 компьютеры.[9] Логику также называли схемой токового режима.[12] Он также использовался для изготовления ASLT схемы в IBM 360/91.[13][14][15]

Текущий переключатель Yourke представлял собой дифференциальный усилитель, логические уровни которого на входе отличались от логических уровней на выходе. «В текущем режиме работы, однако, выходной сигнал состоит из уровней напряжения, которые изменяются о различном опорном уровне от входных опорного уровня.»[16] В конструкции Yourke два опорных логических уровня различались на 3 вольта. Следовательно, были использованы две дополнительные версии: версия NPN и версия PNP. Выход NPN может управлять входами PNP, и наоборот. «Недостатки в том, что требуются более разные напряжения источника питания, и требуются транзисторы pnp и npn».[9]

Вместо чередования стадий NPN и PNP использовался другой метод связи. Стабилитроны и резисторы для сдвига выходных логических уровней, чтобы они были такими же, как входные логические уровни.[17]

Начиная с начала 1960-х годов, схемы ECL были внедрены на монолитные интегральные схемы и состоял из входного каскада дифференциального усилителя для выполнения логики и каскада эмиттер-повторитель для управления выходами и сдвига выходных напряжений, чтобы они были совместимы с входами. Выходные каскады эмиттерного повторителя также могут использоваться для выполнения проводной или логический.

Motorola представила свою первую линейку цифровых монолитных интегральных схем MECL I в 1962 году.[18] Motorola разработала несколько улучшенных серий: MECL II в 1966 году, MECL III в 1968 году с временем распространения затвора 1 наносекунда и частотой переключения триггеров 300 МГц, а также серию 10000 (с более низким энергопотреблением и контролируемой скоростью фронтов) в 1971 году.[19]Семейство MECL 10H было представлено в 1981 году.[20]Fairchild представила семейство F100K.[когда? ]

Семейство ECLinPS («ECL в пикосекундах») было представлено в 1987 году.[21] ECLinPS имеет задержку одного затвора 500 пс и частоту переключения триггера 1,1 ГГц.[22] Компоненты семейства ECLinPS доступны из различных источников, включая Arizona Microtek, Micrel, National Semiconductor и ON Semiconductor.[23]

Высокое энергопотребление ECL означало, что он использовался в основном, когда высокая скорость является жизненно важным требованием. Старые высокопроизводительные мэйнфреймы, такие как Корпоративная система / 9000 члены IBM ESA / 390 семейство компьютеров, б / у ECL,[24] как и Крей-1;[25] и первое поколение Амдал мэйнфреймы. (Текущие мэйнфреймы IBM используют CMOS.[26]) С 1975 по 1991 гг. Корпорация цифрового оборудования все процессоры с наивысшей производительностью были основаны на многочиповых процессорах ECL - от ECL KL10 через ECL VAX 8000 и VAX 9000 до 1991 года однокристальная CMOS NVAX когда не удалось разработать конкурентоспособный однокристальный процессор ECL.[27] В MIPS R6000 компьютеры также использовали ECL. Некоторые из этих компьютерных проектов использовали ECL вентильные матрицы.

Выполнение

На рисунке представлена ​​типичная принципиальная схема ECL на основе Motorola MECL. На этой схеме транзистор T5 'представляет выходной транзистор предыдущего затвора ECL, который обеспечивает логический сигнал на входной транзистор T1 затвора ИЛИ / ИЛИ, чей другой вход находится на T2 и имеет выходы Y и Y. Дополнительные изображения иллюстрируют работу схемы путем визуализации сброса напряжения и топологии тока на низкое входное напряжение (логический "0"), во время перехода и в высокое входное напряжение (логическая «1»).

ECL основан на эмиттерно-связанной (длиннохвостый ) пара, закрашенная красным на рисунке справа. Левая половина пары (заштрихована желтым цветом) состоит из двух параллельно соединенных входных транзисторов T1 и T2 (рассматривается примерный двухвходовой вентиль), реализующих логику ИЛИ-ИЛИ. Напряжение базы правого транзистор T3 удерживается фиксированный источником опорного напряжения, заштриховано светло-зеленый: делитель напряжения с тепловой компенсацией диода (R1, R2, D1 и D2), а иногда и буферизация эмиттерного повторителя (не показан на рисунке ); таким образом, напряжения эмиттера остаются относительно стабильными. В результате общий эмиттерный резистор RE действует почти как Источник тока. Выходные напряжения на резисторах нагрузки коллектора RC1 и RC3 сдвигаются и буферизируются на инвертирующий и неинвертирующий выходы эмиттерными повторителями T4 и T5 (закрашены синим). На выходе эмиттерных резисторов RE4 и RE5 не существуют во всех версиях ECL. В некоторых случаях оконечные резисторы линии 50 Ом, подключенные между основаниями входных транзисторов, и -2 В действуют как эмиттерные резисторы.[28]

Операция

Работа схемы ECL рассматривается ниже в предположении, что входное напряжение подается на базу T1, а вход T2 не используется или применяется логический «0».

Во время перехода сердцевина схемы - пара с эмиттерной связью (T1 и T3) - действует как дифференциальный усилитель с несимметричным входом. Источник тока «длинный хвост» (RE) устанавливает полный ток, протекающий через две ветви пары. Входное напряжение управляет током, протекающим через транзисторы, распределяя его между двумя ножками, направляя все это в одну сторону, когда не рядом с точкой переключения. Коэффициент усиления выше, чем в конечных состояниях (см. Ниже), и схема переключается быстро.

При низком входном напряжении (логический "0") или при высоком входном напряжении (логическая "1") дифференциальный усилитель перегружен. Транзистор (T1 или T3) отсечен, а другой (T3 или T1) находится в активной линейной области, действующей как каскад с общим эмиттером с эмиттерным вырождением который забирает весь ток, истощая другой отсечной транзистор.
Активный транзистор нагружен относительно высоким сопротивлением эмиттера. рE что вносит значительную отрицательную обратную связь (вырождение эмиттера). Чтобы предотвратить насыщение активного транзистора, чтобы время диффузии, которое замедляет восстановление после насыщения, не входило в логическую задержку,[2] Сопротивления эмиттера и коллектора выбираются таким образом, чтобы при максимальном входном напряжении на транзисторе оставалось некоторое напряжение. Остаточный прирост низкий (K = рC/рE <1). Схема нечувствительна к изменениям входного напряжения, и транзистор прочно остается в активной линейной области. Входное сопротивление высокое из-за последовательной отрицательной обратной связи.
Запирающий транзистор разрывает соединение между его входом и выходом. В результате его входное напряжение не влияет на выходное напряжение. Входное сопротивление снова высокое, так как переход база-эмиттер отсечен.

Характеристики

Другие заслуживающие внимания характеристики семейства ECL включают тот факт, что потребляемый большой ток примерно постоянен и не зависит существенно от состояния цепи. Это означает, что схемы ECL генерируют относительно небольшой шум мощности, в отличие от других типов логики, которые потребляют больше тока при переключении, чем в состоянии покоя. В криптографических приложениях схемы ECL также менее восприимчивы к атаки по побочным каналам Такие как дифференциальный анализ мощности.[нужна цитата ]

В время распространения для этого устройства может быть меньше наносекунды, включая задержку сигнала на входе и выходе из корпуса ИС. Какой-то тип ECL всегда был самым быстрым логическим семейством.[29][30]

Радиационное упрочнение: В то время как обычные промышленные чипы выдерживают 100 серый (10 крад), многие устройства ECL работают после 100000 Грея (10 Мрад).[31]

Источники питания и логические уровни

Цепи ECL обычно работают с отрицательными источниками питания (положительный конец источника питания подключен к земле). Другие семейства логических схем заземляют отрицательный конец источника питания. Это делается в основном для минимизации влияния колебаний источника питания на логические уровни. ECL более чувствителен к шуму на VCC и относительно невосприимчив к шуму на VEE.[32] Поскольку заземление должно быть наиболее стабильным напряжением в системе, ECL указывается с положительным заземлением. В связи с этим при изменении напряжения питания падение напряжения на коллекторных резисторах изменяется незначительно (в случае эмиттерного источника постоянного тока они не меняются вообще). Поскольку коллекторные резисторы прочно «связаны» с землей, выходные напряжения слегка «смещаются» (или не перемещаются вообще). Если отрицательный конец источника питания был заземлен, резисторы коллектора были бы присоединены к положительной шине. Поскольку постоянное напряжение падает на резисторах коллектора незначительно (или не изменяется совсем), выходные напряжения следуют за изменениями напряжения питания, и две части схемы действуют как переключатели уровня постоянного тока. В этом случае делитель напряжения R1-R2 до некоторой степени компенсирует колебания напряжения. У положительного блока питания есть еще один недостаток - выходные напряжения будут незначительно изменяться (± 0,4 В) на фоне высокого постоянного напряжения (+3,9 В). Другой причиной использования отрицательного источника питания является защита выходных транзисторов от случайного короткого замыкания между выходом и землей.[33] (но выходы не защищены от короткого замыкания с отрицательной шиной).

Величина напряжения питания выбирается таким образом, чтобы через компенсирующие диоды D1 и D2 протекал достаточный ток, а через резистор общего эмиттера R падало напряжение.E адекватно.

Цепи ECL, доступные на открытом рынке, обычно работают с логическими уровнями, несовместимыми с другими семействами. Это означало, что взаимодействие между ECL и другими логическими семействами, такими как популярные TTL семейства, требуются дополнительные интерфейсные схемы. Тот факт, что высокий и низкий логические уровни относительно близки, означает, что ECL страдает небольшим запасом шума, что может быть неприятным.

Как минимум один производитель, IBM, сделал схемы ECL для использования в собственных продуктах производителя. Источники питания существенно отличались от используемых на открытом рынке.[24]

PECL

Положительная эмиттерно-связанная логика, также называемый псевдо-ECL, (PECL) - это дальнейшее развитие ECL с использованием положительного источника питания 5 В вместо отрицательного источника питания 5,2 В.[34] Низковольтная положительная логика с эмиттерной связью (LVPECL) - это оптимизированная по мощности версия PECL, использующая положительное напряжение 3,3 В вместо источника питания 5 В. PECL и LVPECL - это системы дифференциальной сигнализации, которые в основном используются в высокоскоростных цепях и схемах распределения тактовых импульсов.

Уровни логики:[35]

ТипVееVнизкийVвысокоVccVсм
PECLGND3,4 В4,2 В5,0 В
LVPECLGND1,6 В2,4 В3,3 В2,0 В
Заметка: Vсм - это диапазон синфазного напряжения.

Смотрите также

Рекомендации

  1. ^ Оригинальный рисунок основан на книге Уильяма Р. Блада-младшего (1972 г.). Справочник по проектированию систем MECL 2-е изд. н.п.: Motorola Semiconductor Products. 1.
  2. ^ а б Брайан Лоулесс. «Unit4: ECL-эмиттерная логика» (PDF). Фундаментальная цифровая электроника.
  3. ^ Ананд Кумар (2008). Импульсные и цифровые схемы. PHI Learning Pvt. ООО п. 472. ISBN  978-81-203-3356-7.
  4. ^ Т. Дж. Стонхэм (1996). Методы цифровой логики: принципы и практика. Тейлор и Фрэнсис США. п. 173. ISBN  978-0-412-54970-0.
  5. ^ Рао Р. Туммала (2001). Основы упаковки микросистем. McGraw-Hill Professional. п. 930. ISBN  978-0-07-137169-8.
  6. ^ Форрест М. Мимс (2000). Альбом для вырезок The Forrest Mims Circuit. 2. Newnes. п. 115. ISBN  978-1-878707-48-2.
  7. ^ Деннис Фишер и И. Дж. Бал (1995). Справочник по применению арсенида галлия для ИС. 1. Эльзевир. п. 61. ISBN  978-0-12-257735-2.
  8. ^ Э. Б. Эйхельбергер и С. Э. Белло (май 1991 г.). «Переключатель дифференциального тока - высокая производительность при малой мощности». Журнал исследований и разработок IBM. 35 (3): 313–320. Дои:10.1147 / rd.353.0313.
  9. ^ а б c Э. Я. Рымашевский; и другие. (1981). «Технология полупроводниковой логики в IBM» (PDF). Журнал исследований и разработок IBM. 25 (5): 607–608. Дои:10.1147 / rd.255.0603. ISSN  0018-8646. Архивировано из оригинал (PDF) 5 июля 2008 г.. Получено 27 августа, 2007.
  10. ^ Ранняя история транзисторов в IBM.
  11. ^ Юрк, Хэннон С. (октябрь 1956 г.), Миллимикросекундные схемы переключения ненасыщенных транзисторов (PDF), Памятка по растягиванию цепи №3. В схемах Юрка использовались коммерческие транзисторы, а средняя задержка затвора составляла 12 нс.
  12. ^ Roehr, William D .; Торп, Даррелл, ред. (1963). Справочник по высокоскоростным переключающим транзисторам. Motorola., п. 37.
  13. ^ Системы IBM 360 и Early 370. 2003. с. 108. ISBN  0262517205.
  14. ^ Дж. Л. Лэнгдон, Э. Дж. ВанДервир (1967). «Разработка быстродействующего транзистора для переключателя тока ASLT» (PDF). Журнал исследований и разработок IBM. 11: 69. Дои:10.1147 / ряд.111.0069.
  15. ^ «Логические блоки, автоматизированные логические схемы SLT, SLD, ASLT, MST» (PDF). IBM. п. 1-10. Получено 11 сентября 2015.
  16. ^ Рёр и Торп, 1963 г., п. 39
  17. ^ Рёр и Торп, 1963 г., стр.40, 261
  18. ^ Уильям Р. Блад младший (1988) [1980]. Справочник по проектированию систем MECL (PDF) (4-е изд.). Motorola Semiconductor Products, переизданный On Semiconductor. п. vi.
  19. ^ Уильям Р. Блад младший (октябрь 1971 г.). Справочник по проектированию систем MECL (Первое изд.). Motorola Inc., стр. vi – vii.
  20. ^ «TND309: Общая информация для MECL 10H и MECL 10K».2002.p. 2.
  21. ^ Анил К. Майни. «Цифровая электроника: принципы, устройства и приложения».2007. п. 148.
  22. ^ «Высокопроизводительные данные ECL: ECLinPS и ECLinPS Lite». 1996. стр. iii.
  23. ^ Производители логики ECL - «Логика с эмиттерной связью».
  24. ^ а б А. Э. Бариш; и другие. (1992). «Повышена производительность микросхем биполярной логики IBM Enterprise System / 9000». Журнал исследований и разработок IBM. 36 (5): 829–834. Дои:10.1147 / rd.365.0829.
  25. ^ Р. М. Рассел (1978). «Компьютерная система CRAY1» (PDF). Коммуникации ACM. 21 (1): 63–72. Дои:10.1145/359327.359336. Получено 27 апреля, 2010.
  26. ^ «Техническое введение в систему IBM zEnterprise» (PDF). 1 августа 2013 года. Архивировано с оригинал (PDF) на 2013-11-03.
  27. ^ Боб Супник."Raven: Введение: Загадка ECL"
  28. ^ Кровь, W.R. (1972). Справочник по проектированию систем MECL 2-е изд. n.p .: Motorola Semiconductor Products Inc. стр. 3.
  29. ^ Джон Ф. Вакерли. Дополнение к Принципам и методам цифрового дизайна. Раздел «ECL: логика с эмиттерной связью».
  30. ^ Седра; Смит. «Микроэлектронные схемы». 2015. Раздел«Логика с эмиттерной связью (ECL)».п. 47.
  31. ^ Леппала, Кари; Веркасало, Раймо (1989). «Защита компьютеров управления приборами от мягких и жестких ошибок и воздействия космических лучей». CiteSeerX  10.1.1.48.1291. Цитировать журнал требует | журнал = (помощь)
  32. ^ Справочник электронных материалов: упаковка (стр. 163) Меррилл Л. Мингес, ASM International. Справочник комитета
  33. ^ Современная цифровая электроника Автор Р. П. Джайн (стр.111)
  34. ^ Джон Голди (21 января 2003 г.). «LVDS, CML, ECL - дифференциальные интерфейсы с нечетными напряжениями». EE Times.
  35. ^ Взаимодействие между уровнями LVPECL, VML, CML и LVDS.

дальнейшее чтение

внешняя ссылка