Эффект парящего тела - Википедия - Floating body effect

В эффект плавающего тела есть эффект зависимости телесного потенциала транзистор реализовано кремний на изоляторе (SOI) по истории ее смещения и рекомбинация носителей процессы. Корпус транзистора образует конденсатор на изолированной подложке. Заряд накапливается на этом конденсаторе и может вызвать неблагоприятные эффекты, например, открытие паразитных транзисторов в структуре и появление утечек в закрытом состоянии, что приводит к более высокому потреблению тока и в случае DRAM при потере информации из ячеек памяти. Это также вызывает исторический эффект, зависимость пороговое напряжение транзистора на его предыдущие состояния. В аналоговых устройствах эффект плавающего тела известен как эффект перегиба.

Одна из мер противодействия эффекту плавающего тела заключается в использовании полностью разряженных (FD) устройств. Слой изолятора в устройствах FD значительно тоньше ширины обеднения канала. Таким образом, заряд и, следовательно, потенциал тела транзисторов фиксированы.[1] Однако эффект короткого канала ухудшается в устройствах FD, корпус все еще может заряжаться, если и исток, и сток являются высокими, а архитектура не подходит для некоторых аналоговых устройств, которые требуют контакта с корпусом.[2] Гибридная изоляция траншеи - другой подход.[3]

Хотя эффект плавающего тела представляет проблему для микросхем SOI DRAM, он используется как основной принцип для Z-RAM и T-RAM технологии. По этой причине эффект иногда называют Эффект золушки в контексте этих технологий, потому что это превращает недостаток в преимущество.[4] AMD и Hynix лицензионная Z-RAM, но по состоянию на 2008 год не запущена в производство.[5] Еще одна похожая технология (и конкурент Z-RAM), разработанная в Toshiba.[6][7] и доработанный в Intel Плавающая клетка тела (FBC).[8][5]

Рекомендации

  1. ^ Шахиди, Г. Г. (2002). «Технология SOI для эпохи ГГц». Журнал исследований и разработок IBM. IBM. 46 (2.3): 121–131. Дои:10.1147 / rd.462.0121. ISSN  0018-8646.
  2. ^ Катальдо, Энтони (26 ноября 2001). "Intel делает неприличный SOI, поддерживает диэлектрик High-k". EE Times. Стэнфорд, Калифорния. Получено 2019-03-30.
  3. ^ Каллендер, Пол (2001-12-17). «В процессе Mitsubishi SOI используется гибридная изоляция траншей». EE Times. Макухари, Япония. Получено 2019-03-30.
  4. ^ Z-RAM сокращает встроенную память, Отчет микропроцессора
  5. ^ а б Марк Лапедус (17 июня 2008 г.). «Intel исследует клетки с плавающими телами на SOI». EE Times. Получено 23 мая 2019.
  6. ^ Сэмюэл К. Мур (1 января 2007 г.). «Победитель: Швейцарская фирма Masters of Memory помещает 5 мегабайт оперативной памяти в одну». IEEE Spectrum. Получено 23 марта 2019.
  7. ^ Йошико Хара (7 февраля 2002 г.). «Toshiba исключает конденсатор из конструкции ячеек DRAM». EE Times. Получено 23 марта 2019.
  8. ^ Ник Фаррелл (11 декабря 2006 г.). «Intel говорит о плавающих клетках тела». Спрашивающий. Получено 23 марта 2019.

дальнейшее чтение

  • Такаши Осава; Такеши Хамамото (2011). Плавающая ячейка тела: новая безконденсаторная ячейка DRAM. Пэн Стэнфорд Паблишинг. ISBN  978-981-4303-07-1.