P6 (микроархитектура) - P6 (microarchitecture)
эта статья нужны дополнительные цитаты для проверка.июнь 2013) (Узнайте, как и когда удалить этот шаблон сообщения) ( |
Общая информация | |
---|---|
Запущен | 1 ноября 1995 г. |
Спектакль | |
Максимум. ЦПУ тактовая частота | От 233 МГц до 1,40 ГГц |
ФСБ скорости | От 66 МГц до 133 МГц |
Кеш | |
L1 тайник | Pentium Pro: 16 КБ на ядро (8 КБ I кэш + 8 КБ D кэш) Pentium II / 3: 32 КБ (16 КБ I кэш + 16 КБ D кэш) |
Кэш L2 | От 128 КБ до 512 КБ От 256 КБ до 2048 КБ (Xeon) |
Архитектура и классификация | |
Архитектура | P6 x86 |
инструкции | MMX |
Расширения | |
Физические характеристики | |
Транзисторы | |
Розетки) | |
Продукты, модели, варианты | |
Модель (ы) |
|
Вариант (ы) | Pentium M |
История | |
Предшественник | P5 |
Преемник | NetBurst |
В Микроархитектура P6 это шестое поколение Intel x86 микроархитектура, реализованный Pentium Pro микропроцессор, который был представлен в ноябре 1995 года. Его часто называют i686.[1] На смену ему пришел Микроархитектура NetBurst в 2000 году, но со временем возродился в Pentium M линейка микропроцессоров. Преемником варианта Pentium M микроархитектуры P6 является Основная микроархитектура который, в свою очередь, также является производным от микроархитектуры P6.
От Pentium Pro к Pentium III
Ядро P6 было микропроцессором Intel шестого поколения в линейке x86. Первой реализацией ядра P6 был Pentium Pro Процессор 1995 года, непосредственный преемник оригинального дизайна Pentium (P5).
Процессоры P6 динамически переводят IA-32 инструкции в последовательности буферизованных RISC-подобных микрооперации, а затем проанализировать и переупорядочить микрооперации, чтобы обнаружить параллелизуемые операции, которые могут быть переданы более чем одному исполнительная единица однажды. Pentium Pro был не первым чипом x86, использующим эту технологию - NexGen Nx586, представленная в 1994 году, также использовала его, но это был первый чип Intel x86, который это сделал.
Некоторые методы, впервые использованные в пространстве x86 в ядре P6, включают:
- Спекулятивное исполнение и завершение вне очереди (Intel называет это «динамическим исполнением»), что потребовало новых изъятий из исполнительного ядра. Это уменьшило стойла трубопроводов, и отчасти позволил увеличить скорость масштабирования Pentium Pro и последующих поколений процессоров.
- Суперпайплайнинг, который увеличился с 5-ступенчатого конвейера Pentium до 14 Pentium Pro и ранней модели Pentium III (Coppermine), и в конечном итоге превратился в менее чем 10-ступенчатый конвейер Pentium M для рынка встроенных и мобильных устройств из-за неэффективности использования энергии и проблем с более высоким напряжением, которые возникли в предшественнике, а затем снова удлинение 10–12-ступенчатого конвейера до Ядро 2 из-за трудностей увеличение тактовой частоты при улучшении процесса изготовления может каким-то образом свести на нет некоторое негативное влияние более высокого энергопотребления на более глубокую конструкцию конвейера.
- PAE и более широкая 36-битная адресная шина для поддержки 64 ГБ физической памяти (линейное адресное пространство процесса по-прежнему было ограничено 4 ГБ).
- Регистрация переименования, что позволило более эффективно выполнять несколько инструкций в конвейере.
- CMOV инструкции широко используется в оптимизация компилятора.
- Другие новые инструкции: FCMOV, FCOMI / FCOMIP / FUCOMI / FUCOMIP, RDPMC, UD2.
- Новые инструкции в ядре Pentium II Deschutes: MMX, FXSAVE, FXRSTOR.
- Новые инструкции в Pentium III: SSE.
Архитектура P6 просуществовала три поколения от Pentium Pro до Pentium III и была широко известна низким энергопотреблением, превосходной производительностью целых чисел и относительно высоким числом инструкций за цикл (IPC). На смену линейке процессорных ядер P6 пришла модель NetBurst (P68) архитектура, появившаяся с введением Pentium 4. Это был совершенно другой дизайн, основанный на использовании очень длинных конвейеров, которые способствовали высокой тактовой частоте за счет более низкого IPC и более высокого энергопотребления.
Чипы на базе P6
- Celeron (Варианты Ковингтон / Мендосино / Коппермайн / Туалатин)
- Pentium Pro
- Pentium II Overdrive (чип Pentium II в 387-контактном Розетка 8 )
- Pentium II
- Pentium II Xeon
- Pentium III
- Pentium III Xeon
P6 вариант Pentium M
Общая информация | |
---|---|
Запущен | 12 марта 2003 г. |
Спектакль | |
Максимум. ЦПУ тактовая частота | От 600 МГц до 2,26 ГГц |
ФСБ скорости | От 400 МТ / с до 533 МТ / с |
Кеш | |
L1 тайник | 64 КБ (32 КБ кэш-памяти + 32 КБ кэш-памяти D) |
Кэш L2 | От 512 КБ до 2048 КБ |
Архитектура и классификация | |
Архитектура | P6 x86 |
инструкции | MMX |
Расширения | |
Физические характеристики | |
Транзисторы | |
Розетки) | |
Продукты, модели, варианты | |
Модель (ы) |
|
История | |
Предшественник | NetBurst |
Преемник | Улучшенный Pentium M |
После выпуска Pentium 4-M и Mobile Pentium 4 быстро стало понятно, что новые мобильные процессоры NetBurst не идеальны для мобильных вычислений. Процессоры на основе Netburst были просто не такими эффективными в расчете на такт или ватт по сравнению с их предшественниками P6. Мобильные процессоры Pentium 4 работали намного сильнее, чем процессоры Pentium III-M, и не давали значительных преимуществ в производительности. Его неэффективность сказалась не только на сложности системы охлаждения, но и на крайне важном времени автономной работы.
Понимая, что их новая микроархитектура - не лучший выбор для мобильного пространства, Intel вернулась к чертежной доске, чтобы разработать дизайн, который будет оптимально подходить для этого сегмента рынка. Результатом стал модернизированный дизайн P6, названный Pentium M:
Обзор дизайна[2]
- Фронтальный автобус с четырьмя насосами. С начальным ядром Banias Intel использовала 400МТ / с Впервые системная шина использовалась в Pentium 4. Ядро Dothan перешло на системную шину 533 МТ / с вслед за развитием Pentium 4.
- Больше Кэш L1 / L2. Кэш L1 увеличился с 32 КБ у предшественника до 64 КБ во всех моделях. Первоначально 1 МБ кэш-памяти L2 в ядре Banias, затем 2 МБ в ядре Dothan. Активация динамического кеша селектором квадрантов из состояний сна.
- SSE2 Поддержка Streaming SIMD (одна инструкция, несколько данных) Extensions 2.
- Усовершенствованный 10- или 12-ступенчатый конвейер команд, который позволяет увеличить тактовую частоту без увеличения длины конвейера, уменьшенного с 14 ступеней на Pentium Pro / II / III.
- Выделенное управление стеком регистров.
- Добавление глобальной истории, косвенного предсказания и предсказания цикла в таблицу предсказания ветвления. Удаление местного предсказания.
- Микрооперации Слияние определенных подинструкций, опосредованное блоками декодирования. Команды x86 могут привести к меньшему количеству RISC-микроопераций и, следовательно, потребовать меньшего количества циклов процессора для выполнения.
Pentium M был самым энергоэффективным процессором x86 для ноутбуков в течение нескольких лет, потребляя максимум 27 Вт при максимальной нагрузке и 4-5 Вт в режиме ожидания. Повышение эффективности обработки, вызванное его модернизацией, позволило ему конкурировать с Mobile Pentium 4 с тактовой частотой более чем на 1 ГГц (самый быстрый Mobile Pentium 4 по сравнению с самым быстрым Pentium M) и оснащенным гораздо большей памятью и пропускной способностью шины.[2] Первые процессоры семейства Pentium M (Banias) внутренне поддерживают PAE, но не показывают флаг поддержки PAE в своей информации CPUID; это приводит к тому, что некоторые операционные системы (в первую очередь, дистрибутивы Linux) отказываются загружаться на таких процессорах, поскольку их ядра требуют поддержки PAE.[3]
Баниас / Дотанский вариант
- Celeron M (Варианты Banias / Shelton / Dothan)
- Pentium M
- A100 / A110
- EP80579
- CE 3100
P6 Variant Enhanced Pentium M
Общая информация | |
---|---|
Запущен | 2006 |
Спектакль | |
Максимум. ЦПУ тактовая частота | От 1,06 ГГц до 2,33 ГГц |
ФСБ скорости | От 533 МТ / с до 667 МТ / с |
Кеш | |
L1 тайник | 64 КБ |
Кэш L2 | От 1 МБ до 2 МБ 2 МБ (Xeon) |
Архитектура и классификация | |
Архитектура | P6 x86 |
инструкции | MMX |
Расширения | |
Физические характеристики | |
Транзисторы |
|
Розетки) | |
Продукты, модели, варианты | |
Модель (ы) |
|
История | |
Предшественник | Pentium M |
Преемник | Intel Core |
ЦП Yonah был запущен в январе 2006 года под Основной бренд. Одно- и двухъядерные мобильные версии продавались под названиями Core Solo, Core Duo и Двухъядерный Pentium брендов, а серверная версия была выпущена как Xeon LV. Эти процессоры предоставили частичные решения для некоторых из Pentium M недостатки, добавив:
- Поддержка SSE3
- Одно- и двухъядерные технологии с 2 МБ общей кэш-памяти второго уровня (реструктуризация организации процессора)
- Увеличена скорость FSB, при этом частота FSB составляет 533 или 667 МТ / с.
- 12-этапный конвейер команд.
Это привело к промежуточной микроархитектуре для низковольтных процессоров, частично между P6 и следующей микроархитектурой Core.
Вариант Йоны
- Celeron M 400 серии
- Core Solo / Duo
- Двухъядерный Pentium T2060 / T2080 / T2130
- Xeon LV / ULV (Соссаман)
Дорожная карта
Преемник
27 июля 2006 г. Основная микроархитектура, производная от P6, была запущена в виде Ядро 2 процессор. Впоследствии было выпущено больше процессоров с микроархитектурой Core под Core 2, Xeon, Pentium и Celeron фирменные наименования. Микроархитектура Core - это последняя линейка массовых процессоров Intel для использования ФСБ, со всеми последующими процессорами Intel на базе Nehalem и более поздних версий микроархитектуры Intel с интегрированным контроллером памяти и QPI или DMI шина для связи с остальной системой. Улучшения по сравнению с процессорами Intel Core:
- 14-ступенчатый конвейер команд, обеспечивающий более высокие тактовые частоты.
- Поддержка SSE4.1 для всех моделей Core 2, изготовленных с использованием литографии 45 нм.
- Поддержка 64-битной x86-64 архитектура, которая ранее предлагалась только процессорами Prescott, Pentium 4 последний архитектурный взнос.
- Увеличена скорость FSB с 533 до 1600 МТ / с.
- Увеличенный размер кэша L2, при этом размер кэша L2 находится в диапазоне от 1 МБ до 12 МБ (процессоры Core 2 Duo используют общий кэш L2, а процессоры Core 2 Quad, имеющие половину общего кеша, совместно используются каждой парой ядер).
- Dynamic Front Side Bus Throttling (некоторые мобильные модели), при котором скорость FSB снижается вдвое, что, в свою очередь, снижает скорость процессора вдвое. Таким образом, процессор переходит в режим низкого энергопотребления, называемый режимом сверхнизкой частоты, который помогает продлить срок службы батареи.
- Технология динамического ускорения для некоторых мобильных процессоров Core 2 Duo и технология Dual Dynamic Acceleration для мобильных процессоров Core 2 Quad. Технология динамического ускорения позволяет процессору разгонять одно ядро процессора при выключении другого. В технологии Dual Dynamic Acceleration два ядра деактивированы, а два ядра разогнаны. Эта функция активируется, когда приложение использует только одно ядро для Core 2 Duo или до двух ядер для Core 2 Quad. Разгон осуществляется увеличением множителя тактовой частоты на 1.
Хотя все эти чипы технически являются производными от Pentium Pro, с момента своего создания архитектура претерпела несколько радикальных изменений.[4]
Смотрите также
Рекомендации
- ^ Хатчингс, Бен (28 сентября 2015 г.). «По умолчанию i686 для архитектуры Debian i386». debian-devel (Список рассылки).
- ^ а б Лал Шимпи, Ананд. 90-нм Intel Pentium M 755: исследование Dothan, AnandTech, 21 июля 2004 г.
- ^ PAE - вики-справка сообщества Ubuntu
- ^ Выступление Пэта Гелсингера в Стэнфорде, 7 июня 2006 г.