Проходная транзисторная логика - Pass transistor logic

В электроника, пройти транзисторную логику (PTL) описывает несколько логические семьи используется в дизайне интегральные схемы. Это уменьшает количество транзисторов, используемых для изготовления различных логические ворота, исключив избыточные транзисторы. Транзисторы используются как переключатели для прохода логические уровни между узлами цепи, а не в качестве переключателей, подключенных непосредственно к источникам напряжения.[1] Это уменьшает количество активных устройств, но имеет тот недостаток, что разница в напряжении между высоким и низким логическими уровнями уменьшается на каждом этапе. Каждый транзистор, включенный последовательно, на своем выходе менее насыщен, чем на входе.[2] Если несколько устройств соединены последовательно в логический тракт, может потребоваться вентиль традиционной конструкции для восстановления напряжения сигнала до полного значения. Напротив, обычные CMOS логика переключает транзисторы, так что выход подключается к одной из шин питания, поэтому уровни логического напряжения в последовательной цепи не уменьшаются. Для обеспечения адекватных характеристик может потребоваться моделирование цепей.

Приложения

Шеститранзисторная CMOS SRAM клетка. M5 и M6 - двунаправленные транзисторы.
10-транзисторный CMOS закрытая D-защелка, аналогичные микросхемам CD4042 или CD74HC75.

Логика проходного транзистора часто использует меньше транзисторов, работает быстрее и требует меньше энергии, чем та же функция, реализованная на тех же транзисторах в полностью комплементарной логике CMOS.[3]

XOR имеет худший случай Карта Карно - если он реализован из простых вентилей, он требует больше транзисторов, чем любая другая функция. Z80 и многие другие микросхемы сэкономили несколько транзисторов, реализовав XOR с использованием логики транзисторов, а не простых вентилей.[4]

Основные принципы построения транзисторных схем

Пропускной транзистор управляется периодическим тактовым сигналом и действует как переключатель доступа для увеличения или уменьшения паразитной емкости CИкс, в зависимости от входного сигнала Vв. Таким образом, есть две возможные операции, когда тактовый сигнал активен (CK = 1), это передача логической «1» (зарядка емкости CИкс на высокий логический уровень) и перевод логического «0» (зарядка емкости CИкс на низкий логический уровень). В любом случае выходной сигнал инвертора nMOS с истощающей нагрузкой, очевидно, принимает низкий логический или высокий логический уровень, в зависимости от напряжения VИкс.

Логика дополнительного проходного транзистора

Некоторые авторы используют термин «логика дополнительных проходных транзисторов» для обозначения стиля реализации логических вентилей, который использует ворота передачи состоит из проходных транзисторов NMOS и PMOS.[5]

Другие авторы используют термин «логика дополнительных проходных транзисторов» (CPL) для обозначения стиля реализации логических вентилей, где каждый вентиль состоит из транзисторной сети с пропусканием только NMOS, за которой следует выходной инвертор CMOS.[6][7][8]

Другие авторы используют термин «транзисторная логика с дополнительным проходом» (CPL) для обозначения стиля реализации логических вентилей с использованием двухканального кодирования. Каждый вентиль CPL имеет два выходных провода, положительный и дополнительный, что устраняет необходимость в инверторах.[9][10][11]

Логика дополнительного проходного транзистора или «Логика дифференциального транзистора» относится к логическая семья который рассчитан на определенное преимущество. Это семейство логики обычно используется для мультиплексоры и защелки.[нужна цитата ]

CPL использует последовательные транзисторы для выбора между возможными инвертированными выходными значениями логики, выход которых управляет инвертор CMOS ворота передачи состоят из nMOS и pMOS транзисторов, соединенных параллельно.

Другие формы

Существуют статические и динамические типы логики проходного транзистора с различными свойствами в отношении скорости, мощности и работы при низком напряжении.[12] По мере уменьшения напряжения питания интегральной схемы недостатки логики проходного транзистора становятся более значительными; пороговое напряжение транзисторов становится большим по сравнению с напряжением питания, что сильно ограничивает количество последовательных каскадов. Поскольку для управления проходными транзисторами часто требуются дополнительные входы, требуются дополнительные логические каскады.

Рекомендации

  1. ^ Жауме Сегура, Чарльз Ф. Хокинс КМОП-электроника: как работает, а что нет, Wiley-IEEE, 2004 г. ISBN  0-471-47669-2, стр.132
  2. ^ Клайв Максфилд Бибоп к логическому буги-вуги: нетрадиционное руководство по электроникеНовинки, 2008 ISBN  1-85617-507-3, стр. 423-426
  3. ^ Норимицу Сако.«Патент US7171636: Логическая схема проходного транзистора и способ ее проектирования». «В данной области техники известно использование« логической схемы проходного транзистора »для уменьшения количества элементов и потребляемой мощности, а также для повышения скорости работы».
  4. ^ Кен Ширрифф.«Обратный инжиниринг Z-80: объяснение кремния для двух интересных ворот».2013.
  5. ^ Гэри К. Йип.«Практическая конструкция маломощной цифровой СБИС».2012.p. 197.
  6. ^ Воджин Г. Оклобдзия.«Цифровой дизайн и изготовление».п. 2-39.
  7. ^ Яно, Куниаки; Яманака, Тошиаки Яманака; Нисида, Такеши; Сайто, Мицуо; Симохигаси, Кацухиро; Симидзу, Ацуши (1990). «КМОП-умножитель 16x16-b с длительностью 3,8 нс с использованием комплементарной транзисторной логики». Журнал IEEE по твердотельным схемам. 25 (2): 388–395. Bibcode:1990IJSSC..25..388Y. Дои:10.1109/4.52161.
  8. ^ Рейндерс, Неле; Дехайн, Вим (2015). Написано в Хеверли, Бельгия. Сверхнизковольтная конструкция энергоэффективных цифровых схем. Аналоговые схемы и обработка сигналов (ACSP) (1-е изд.). Чам, Швейцария: Springer International Publishing AG, Швейцария. Дои:10.1007/978-3-319-16136-5. ISBN  978-3-319-16135-8. ISSN  1872-082X. LCCN  2015935431.
  9. ^ Вай-Кай Чен.«Логический дизайн».2003.стр. 15-7.
  10. ^ Воджин Г. Оклобдзия.«Справочник по компьютерной инженерии».2001.стр. С 2-23 по 2-24.
  11. ^ Аджит Пал.«Схемы и системы маломощных СБИС».п. 109 к 110.
  12. ^ Корнелиус Т. Леондес Системы цифровой обработки сигналов: методы реализации Эльзевир, 1995 ISBN  0-12-012768-7 страница 2

дальнейшее чтение

  • Вест и Харрис, CMOS VLSI Design, Third Edition (ISBN  0-321-14901-7; ISBN  0-321-26977-2 (международное издание))
  • Дуглас А. Пакнелл и Камран Эшрагян, Базовый проект СБИС, Третье издание (ISBN  978-81-203-0986-9 (Индийское издание))