POWER3 - Википедия - POWER3

Эта статья включает в себя список общих Рекомендации, но он остается в основном непроверенным, потому что ему не хватает соответствующих встроенные цитаты. Пожалуйста, помогите улучшать эта статья введение более точные цитаты. (Сентябрь 2017 г.) (Узнайте, как и когда удалить этот шаблон сообщения)

Два процессора IBM POWER3-II 375 МГц на модуле ЦП RS / 6000 44P 270.

В МОЩНОСТЬ3 это микропроцессор, разработан и произведен исключительно компанией IBM, который реализовал 64-битную версию PowerPC архитектура набора команд (ISA), включая все необязательные инструкции ISA (в то время), такие как инструкции, представленные в МОЩНОСТЬ2 версия МОЩНОСТЬ ISA но не в PowerPC ISA. Он был представлен 5 октября 1998 года и дебютировал в RS / 6000 43P Модель 260, высокопроизводительная графическая рабочая станция.^[1] POWER3 изначально должен был называться PowerPC 630 но был переименован, вероятно, чтобы выделить серверно-ориентированные Процессоры POWER он заменил более ориентированные на потребителя 32-битные PowerPC. POWER3 был преемником P2SC производная от POWER2 и завершила давно откладывавшийся переход IBM от POWER к PowerPC, который первоначально планировалось завершить в 1995 году. POWER3 использовался в IBM RS / 6000 серверы и рабочие станции на 200 МГц. Он конкурировал с Корпорация цифрового оборудования (DEC) Альфа 21264 и Hewlett Packard (Л.с.) PA-8500.

Описание

Логическая схема процессора POWER3

POWER3 был основан на PowerPC 620, более ранняя 64-битная реализация PowerPC, которая была запоздалой, недостаточно эффективной и коммерчески неудачной. Как и PowerPC 620, POWER3 имеет три устройства с фиксированной точкой, но сингл блок с плавающей запятой (FPU) был заменен двумя числами с плавающей запятой слитное умножение – сложение единиц, и был добавлен дополнительный модуль загрузки-хранения (всего два) для улучшения производительности с плавающей запятой. POWER3 - это суперскалярный дизайн, который выполнял инструкции вышел из строя. Он имеет семиступенчатый целочисленный конвейер, минимальный восьмиступенчатый конвейер загрузки / сохранения и десятиступенчатый конвейер с плавающей запятой.

Передняя часть состоит из двух этапов: выборки и декодирования. На первом этапе восемь инструкций были извлечены из кэша инструкций 32 КБ и помещены в буфер инструкций с 12 записями. На втором этапе четыре инструкции были взяты из буфера команд, декодированы и отправлены в очереди команд. Ограничений на выдачу инструкций немного: из двух целочисленных очередей инструкций только одна может принимать одну инструкцию, другая может принимать до четырех, как и очередь инструкций с плавающей запятой. Если в очередях недостаточно неиспользуемых записей, инструкции не могут быть выданы. Передняя часть имеет короткий конвейер, что приводит к небольшому трехцикловому штраф за неверное предсказание ветки.

На третьем этапе инструкции в очереди инструкций, готовые к выполнению, читают свои операнды из файлов регистров. Файл регистров общего назначения содержит 48 регистров, из которых 32 являются регистрами общего назначения, а 16 - регистрами переименования для зарегистрировать переименование. Чтобы уменьшить количество портов, необходимых для предоставления данных и получения результатов, файл регистров общего назначения дублируется так, чтобы было две копии, первая из которых поддерживает три целочисленных исполнительных блока, а вторая - два блока загрузки / сохранения. Эта схема была похожа на современный микропроцессор, DEC Альфа 21264, но было проще, поскольку не требовалось дополнительного тактового цикла для синхронизации двух копий из-за более высокого времени цикла POWER3. Файл регистров с плавающей запятой содержит 56 регистров, из которых 32 являются регистрами с плавающей запятой и 24 регистра переименования. По сравнению с PowerPC 620 было больше регистров переименования, что позволяло выполнять больше инструкций не по порядку, повышая производительность.

Казнь начинается на четвертом этапе. Очереди инструкций отправляют до восьми инструкций исполнительным блокам. Целочисленные инструкции выполняются в трех целочисленных исполнительных модулях (IBM называет их «модулями с фиксированной точкой»). Два модуля идентичны и выполняют все целочисленные инструкции, кроме умножения и деления. Все выполняемые ими инструкции имеют задержку в один цикл. Третий блок выполняет инструкции умножения и деления. Эти инструкции не конвейерные и имеют многоцикловые задержки. 64-битное умножение имеет задержку в девять циклов, а 64-битное деление имеет задержку в 37 циклов.

Инструкции с плавающей запятой выполняются в двух модулях с плавающей запятой (FPU). FPU способны слитное умножение – сложение, где умножение и сложение производятся одновременно. Такие инструкции, наряду с индивидуальным сложением и умножением, имеют задержку в четыре цикла. Инструкции деления и извлечения квадратного корня выполняются в одних и тех же FPU, но им помогает специализированное оборудование. Инструкции деления с одинарной точностью (32 бита) и извлечения квадратного корня имеют задержку в 14 циклов, тогда как команды деления с двойной точностью (64 бита) и извлечения квадратного корня имеют задержку в 18 и 22 цикла соответственно.

После завершения выполнения инструкции хранятся в буферах, прежде чем будут зафиксированы и сделаны видимыми для программного обеспечения. Выполнение заканчивается на пятом этапе для целочисленных инструкций и восьмом этапе для вычислений с плавающей запятой. Фиксация происходит на шестом этапе для целых чисел и девятом этапе для чисел с плавающей точкой. Обратная запись происходит на этапе после фиксации. POWER3 может выводить до четырех инструкций за цикл.

Кэш данных PowerPC 620 оптимизирован для технических и научных приложений. Его емкость была увеличена вдвое до 64 КБ, чтобы повысить скорость попадания в кэш; кэш был двухпортовым, реализованным путем чередования восьми банков, чтобы в некоторых случаях можно было выполнять две загрузки или два сохранения за один цикл; и размер строки был увеличен до 128 байт. Ширина кэш-шины L2 была увеличена вдвое до 256 бит, чтобы компенсировать больший размер строки кэша и сохранить четырехцикловую задержку для пополнения кэша.

POWER3 содержал 15 миллионов транзисторов на 270 мм.² умереть. Он был изготовлен по технологии IBM CMOS-6S2, комплементарный металл – оксид – полупроводник процесс, который представляет собой гибрид элементов размером 0,25 мкм и металлических слоев 0,35 мкм. Процесс состоит из пяти слоев алюминия. Он был упакован в ту же 1088 колонку. керамический массив сетки столбцов как P2SC, но с другим выводом.

POWER3-II

POWER3-II

POWER3-II был улучшенным POWER3, который увеличил тактовую частоту до 450 МГц. Он содержит 23 миллиона транзисторов и имеет размер 170 мм.². Он был изготовлен по технологии IBM CMOS7S, CMOS-технологии 0,22 мкм с шестью уровнями медное соединение. На смену ему пришел МОЩНОСТЬ4 в 2001.

Смотрите также

• Архитектура набора команд IBM POWER
• PowerPC
• Микропроцессоры IBM POWER

Примечания

Рекомендации

• Papermaster, M .; Dinkjian, R .; Mayfield, M .; и другие. (1998). «POWER3: дизайн 64-разрядного процессора PowerPC нового поколения». IBM Corp. Цитировать журнал требует | журнал = (помощь)
• Андерсон, С .; Bell, R .; Hague, J .; и другие. (1998). "RS / 6000 Научно-технические вычисления: Введение в POWER3 и руководство по настройке" (PDF). IBM Corp. Архивировано из оригинал (PDF) 21 июля 2006 г. Цитировать журнал требует | журнал = (помощь) - дает больше информации о POWER1, POWER2 и POWER3
• О'Коннелл, Ф. П .; Уайт, С. У. (6 ноября 2000 г.). «POWER3: следующее поколение процессоров PowerPC». Журнал исследований и разработок IBM, Том 44, номер 6.
• Песня, Питер (17 ноября 1997 г.). «IBM Power3 на замену P2SC». Отчет микропроцессора.
• Международная корпорация бизнес-машин (5 октября 1998 г.). Новый чип IBM POWER3. пресс-релиз.