Квази-нечувствительная к задержке схема - Quasi-delay-insensitive circuit

В цифровая логика дизайн, асинхронная схема является квази нечувствительный к задержкам (QDI) когда он работает правильно, независимо от задержки затвора и провода с самым слабым исключением, которое необходимо полный по Тьюрингу.[время 1][время 2]

Плюсы

  • Устойчив к вариация процесса, колебания температуры, изменение схемы и переназначение FPGA.
  • Последовательность естественных событий упрощает создание сложных схем управления.
  • Автоматический стробирование часов а время цикла, зависящее от вычислений, может сэкономить динамическую мощность и увеличить пропускную способность за счет оптимизации характеристик рабочей нагрузки в среднем, а не в худшем случае.

Минусы

  • Нечувствительность к задержкам кодировки обычно требуют вдвое больше проводов для одних и тех же данных.
  • Протоколы связи и кодировки обычно требуют вдвое больше устройств для той же функциональности.

Чипсы

Цепи QDI использовались для производства большого количества исследовательских микросхем, небольшой выбор которых следует ниже.

Теория

QDI трубопровод цепь
QDI трубопровод система правил событий

Простейшая схема QDI - это кольцевой генератор реализовано с использованием цикла инверторы. Каждый вентиль запускает два события на своем выходном узле. Либо подтягивающая сеть управляет напряжением узла от GND к Vdd, либо понижающая сеть от VDD к GND. Это дает кольцевой генератор всего шесть событий.

Множественные циклы могут быть связаны с помощью многоходового вентиля. А c-элемент, который ожидает совпадения входов перед копированием значения на свой выход, может использоваться для синхронизации нескольких циклов. Если один цикл достигает c-элемент перед другим он вынужден ждать. Синхронизация трех или более из этих циклов создает трубопровод позволяя циклам запускаться один за другим.

Если известно, что циклы взаимоисключающий, то их можно соединить с помощью комбинационная логика (И, ИЛИ ). Это позволяет активному циклу продолжаться независимо от неактивных циклов и обычно используется для реализации нечувствительный к задержкам кодировки.

Для более крупных систем это слишком сложно. Итак, они разделены на процессы. Каждый процесс описывает взаимодействие между набором циклов, сгруппированных в каналы, а граница процесса разбивает эти циклы на канал порты. Каждый порт имеет набор запрос узлы, которые имеют тенденцию кодировать данные и признать узлы, которые обычно не содержат данных. Процесс, который запускает запрос, - это отправитель в то время как процесс, вызывающий подтверждение, является получатель. Теперь отправитель и получатель общаются, используя определенные протоколы[синтез 1] и последовательный запуск коммуникационных действий от одного процесса к другому моделируется как жетон пересекая трубопровод.

Стабильность и невмешательство

Для правильной работы схемы QDI необходимо, чтобы события были ограничены монотонный цифровые переходы. Нестабильность (Сбой ) или помехи (короткая ) может привести систему к недопустимому состоянию, что приведет к неверным / нестабильным результатам, тупиковой ситуации и повреждению цепи. Описанная ранее циклическая структура, обеспечивающая устойчивость, называется подтверждение. Переход Т1 признает другой Т2 если есть причинная последовательность событий от Т1 к Т2 что мешает Т2 от возникновения до Т1 завершено.[время 3][время 4][время 1] Для схемы DI каждый переход должен подтверждать каждый вход на связанный с ним вентиль. Для схемы QDI есть несколько исключений, в которых свойство стабильности поддерживается с использованием предположений синхронизации, гарантированных ограничениями компоновки, а не причинно-следственной связью.[макет 1]

Допущение изохронной вилки

An изохроническая вилка представляет собой проволочную вилку, один конец которой не подтверждает переход, приводящий в движение провод. Хороший пример такой вилки можно найти в стандартной реализации полубуфер предварительной зарядки. Существует два типа вилок Isochronic. An асимметричная изохронная вилка предполагает, что переход на стороне, не подтверждающей подтверждение, происходит до или после того, как переход наблюдался на стороне подтверждения. А симметричная изохронная вилка гарантирует, что оба конца наблюдают за переходом одновременно. В схемах QDI каждый переход, приводящий в действие вилку проводов, должен подтверждаться хотя бы одним концом этой вилки. Эта концепция была впервые введена А. Дж. Мартином, чтобы различать асинхронные схемы, удовлетворяющие требованиям QDI, и схемы, которые не удовлетворяют. Мартин также установил, что невозможно проектировать полезные системы без включения хотя бы некоторых изохронных вилок при разумных предположениях о доступных элементах схемы.[время 1] Изохронные вилки долгое время считались самым слабым компромиссом по сравнению с системами, полностью нечувствительными к задержкам.

Фактически, каждый вентиль CMOS имеет одну или несколько внутренних изохронных вилок между подтягивающей и опускающей сетями. Нисходящая сеть подтверждает только восходящие переходы входов, в то время как подтягивающая сеть подтверждает только нисходящие переходы.

Предположение о состязательном пути

В предположение о состязательном пути также имеет дело с проволочными вилками, но в конечном итоге слабее, чем предположение изохронной вилки. В какой-то момент в цепи после разветвления два пути должны снова слиться в один. В состязательный путь это тот, который не может подтвердить переход на проволочной вилке. Это предположение гласит, что переход, распространяющийся по пути подтверждения, достигает точки слияния после того, как он прошел бы по состязательному пути.[время 4] Это эффективно расширяет предположение об изохронной вилке за пределы разветвленной проволоки и в соединенные пути ворот.

Предположение о времени полупериода

Это предположение немного ослабляет требования QDI в поисках производительности. В c-элемент фактически представляет собой три логических элемента, логику, драйвер и обратную связь и не инвертирует. Это становится обременительным и дорогостоящим, если требуется большое количество логики. Теорема подтверждения утверждает, что драйвер должен подтвердить логику. В предположение о времени полупериода предполагает, что драйвер и обратная связь стабилизируются до того, как входы в логику смогут переключиться.[время 5] Это позволяет разработчику напрямую использовать вывод логики, минуя драйвер и делая более короткие циклы для более высокочастотной обработки.

Ворота атомного комплекса

В большом количестве литературы по автоматическому синтезу используется ворота атомного комплекса. Предполагается, что дерево вентилей полностью переходит до того, как любой из входов на листьях дерева снова сможет переключиться.[время 6][время 7] Хотя это предположение позволяет инструментам автоматического синтеза обойти проблему перетасовки пузырьков, надежность этих вентилей, как правило, трудно гарантировать.

Относительное время

Относительное время представляет собой основу для создания и реализации произвольных временных предположений в схемах QDI. Он представляет предположение о времени в виде дуги виртуальной причинности для завершения разорванного цикла в графе событий. Это позволяет разработчикам рассуждать о предположениях относительно синхронизации как о методе реализации схем с более высокой пропускной способностью и энергоэффективностью, систематически жертвуя надежностью.[время 8][время 9]

Представления

Взаимодействие с аппаратными процессами (CHP)

Взаимодействие с аппаратными процессами (CHP) это обозначение программы для схем QDI, вдохновленное Тони Хоар с взаимодействие последовательных процессов (CSP) и Эдсгер В. Дейкстра с охраняемые команды. Синтаксис описан ниже в порядке убывания приоритета.[синтез 2]

  • Пропускать пропускать ничего не делает. Он просто действует как заполнитель для условий передачи.
  • Назначение без данных а + устанавливает напряжение узла а к Vdd в то время как а- устанавливает напряжение а к GND.
  • Присвоение а: = е оценивает выражение е затем присваивает полученное значение переменная а.
  • послать Х! Е оценивает выражение е затем отправляет полученное значение через канал Икс. ИКС! отправка без данных.
  • Получить Х? А ожидает, пока на канал Икс затем присваивает это значение переменная а. ИКС? получение без данных.
  • Зонд #ИКС возвращает значение, ожидающее на канал Икс без выполнения приема.
  • Синхронная композиция S * T выполняет фрагменты процесса S и Т в то же время.
  • Внутренняя параллельная композиция S, T выполняет фрагменты процесса S и Т в любом порядке.
  • Последовательная композиция S; Т выполняет фрагменты процесса S с последующим Т.
  • Параллельная композиция S || Т выполняет фрагменты процесса S и Т в любом порядке. Это функционально эквивалентно внутренней параллельной композиции, но с более низким приоритетом.
  • Детерминированный отбор [G0 -> S0 [] G1 -> S1 [] ... [] Gn -> Sn] реализует выбор, в котором G0, G1, ..., Gn находятся охранники которые не содержат данных логические выражения или выражения данных, которые неявно приводятся с использованием проверки действительности и S0, S1, ..., Sn находятся фрагменты процесса. Детерминированный отбор ожидает, пока один из охранников не оценит Vdd, а затем приступает к выполнению связанных с охранником фрагмент процесса. Если два охранника оценивают Vdd в одно и то же время, возникает ошибка. [Г] сокращение для [G -> пропустить] и просто реализует ожидание.
  • Недетерминированный отбор [G0 -> S0: G1 -> S1: ...: Gn -> Sn] то же самое, что и детерминированный выбор, за исключением того, что более чем одному охраннику разрешено оценивать Vdd. Только фрагмент процесса связанный с первым охранником, оценивающим Vdd, выполняется.
  • Репетиция * [G0 -> S0 [] G1 -> S1 [] ... [] Gn -> Sn] или * [G0 -> S0: G1 -> S1: ...: Gn -> Sn] аналогичен соответствующим операторам выбора, за исключением того, что действие повторяется, пока любой охранник оценивает Vdd. * [S] сокращение для * [Vdd -> S] и реализует бесконечное повторение.

Рукопожатные расширения (HSE)

Потрясающие расширения являются подмножеством CHP, в котором канальные протоколы расширены до защит и назначений, и разрешены только операторы без данных. Это промежуточное представление о синтезе схем QDI.

Сети Петри (PN)

Основная статья: Сеть Петри

А сеть Петри (PN) это двудольный граф мест и переходов, используемых в качестве модели для схем QDI. Переходы в сети Петри представляют собой переходы напряжения на узлах схемы. Позиции представляют собой частичные состояния между переходами. Токен внутри места действует как программный счетчик, идентифицирующий текущее состояние системы, и несколько токенов могут существовать в сети Петри одновременно. Однако для каналов QDI наличие нескольких токенов в одном месте является ошибкой.

Когда у перехода есть токены на каждом месте ввода, этот переход включен. Когда срабатывает переход, токены удаляются из входных мест, и новые токены создаются во всех выходных местах. Это означает, что переход с несколькими местами вывода является параллельным разделением, а переход с несколькими местами ввода - параллельным слиянием. Если у места есть несколько выходных переходов, то может сработать любой из этих переходов. Однако это приведет к удалению жетона с места и предотвратит запуск любого другого перехода. Это эффективно реализует выбор. Следовательно, место с несколькими выходными переходами является условным разделением, а место с несколькими входными переходами - условным слиянием.

Системы правил событий (ER)

Системы правил событий (ER) используйте аналогичную нотацию для реализации ограниченного набора функций сети Петри, в котором есть переходы и дуги, но нет мест. Это означает, что в базовой ER-системе отсутствует выбор, реализованный с помощью условных разделений и слияний в сети Петри, а также дизъюнкции, реализуемой с помощью условных слияний. Базовая система ER также не допускает обратной связи.

В то время как сети Петри используются для моделирования логики схемы, система ER моделирует временные характеристики и трассировку выполнения схемы, записывая задержки и зависимости каждого перехода. Обычно это используется, чтобы определить, какие шлюзы должны быть быстрее, а какие могут быть медленнее, оптимизируя размер устройств в системе.[размер 1]

Системы повторяющихся событий-правил (RER) Добавьте обратную связь, свернув след на себя, отметив точку сгиба галочкой.[размер 1] Расширенные системы правил событий (XER) добавить дизъюнкцию.[размер 2]

Набор производственных правил (PRS)

Основная статья: Производство (информатика)

Производственное правило определяет либо подтягивающую, либо опускающую сеть ворот в схеме QDI и следует синтаксису G -> S в котором г это охранять как описано выше и S один или несколько присвоения без данных параллельно, как описано выше. В состояниях, не охваченных охраной, предполагается, что назначенные узлы остаются в своих предыдущих состояниях. Этого можно добиться, используя статизатор слабой или комбинационной обратной связи (показан красным). Самый простой пример - это C-элемент в котором охрана не прикрывает государства, где А и B не одно и то же значение.

CMOS Ворота NAND 
A и B -> Out- ~ A | ~ B -> Out +
CMOS C-элемент со слабой обратной связью 
A и B -> _O- ~ A & ~ B -> _O + _O -> O- ~ _O -> O +
CMOS C-элемент с комбинационной обратной связью 
A и B -> _O- ~ A & ~ B -> _O + _O -> O- ~ _O -> O +

Синтез

Полубуфер слабого состояния без данных 
Re & Lr -> _Rr- ~ _Rr -> Rr + Rr -> Le- ~ Re & ~ Lr -> _Rr + _Rr -> Rr- ~ Rr -> Le +
Половинный буфер предварительной зарядки без данных 
en & Lr -> _Rr- ~ _Rr -> Rr + Lr & Rr -> _Lv- ~ _Lv -> Lv + Lv -> Le- ~ Le & ~ Re -> _en + _en -> en- ~ en -> _Rr + _Rr -> Rr- ~ Lr & ~ Rr -> _Lv + _Lv -> Lv- ~ Lv -> Le + Le & Re -> _en- ~ _en -> en +

Существует множество методов построения цепей QDI, но в целом их можно разделить на две стратегии.

Формальный синтез

Формальный синтез был представлен Аленом Мартином в 1991 году.[синтез 2] Этот метод предполагает выполнение последовательных преобразований программы, которые, как доказано, поддерживают правильность программы. Цель этих преобразований - преобразовать исходную последовательную программу в параллельный набор взаимодействующих процессов, каждый из которых хорошо отображается на одной стадии конвейера. Возможные преобразования включают:

  • Проекция разделяет процесс, который имеет разрозненные, не взаимодействующие наборы переменных, на отдельный процесс для каждого набора. [синтез 3]
  • Разложение процесса разделяет процесс с наборами минимально взаимодействующих переменных на отдельный процесс для каждого набора, в котором каждый процесс взаимодействует с другим только по мере необходимости по каналам.
  • Соответствие Slack включает добавление этапов конвейера между двумя взаимодействующими процессами для увеличения общей пропускной способности. [синтез 4]

После того, как программа разложена на набор небольших взаимодействующих процессов, она расширяется до дрожащие расширения (HSE). Канальные действия расширяются в составляющие их протоколы, а многобитовые операторы расширяются в их реализации схем. Эти HSE тогда перетасованный для оптимизации реализации схемы за счет уменьшения количества зависимостей.[синтез 5] После принятия решения о перестановке переменные состояния добавляются для устранения неоднозначности состояний схемы для полное кодирование состояния.[синтез 6] Затем для каждого назначения сигналов выводятся минимальные меры защиты, создавая производственные правила. Для этого есть несколько способов, включая укрепление охраны, ослабление охраны, и другие.[синтез 2] На данном этапе производственные правила не обязательно могут быть реализованы в CMOS, поэтому перетасовка пузырей перемещает инверсии сигнала по цепи в попытке сделать это так. Однако перестановка пузырей не гарантирует успеха. Именно здесь в программах автоматического синтеза обычно используются вентили атомарного комплекса.

Синтаксический перевод

Вторая стратегия, синтаксически управляемый перевод, был впервые представлен в 1988 году Стивеном Бернсом. Это упрощает подход за счет снижения производительности схемы за счет сопоставления каждого синтаксиса CHP с шаблоном схемы, составленным вручную.[синтез 7] Синтез схемы QDI с использованием этого метода строго реализует поток управления в соответствии с требованиями программы. Позже это было принято Исследовательские лаборатории Philips в их реализации Tangram. В отличие от подхода Стивена Бернса с использованием шаблонов схем, Танграм сопоставил синтаксис со строгим набором стандартных ячеек, облегчая компоновку, а также синтез.[синтез 8]

Шаблонный синтез

Гибридный подход, представленный Эндрю Лайнсом в 1998 году, преобразует последовательную спецификацию в параллельные спецификации, как при формальном синтезе, но затем использует заранее определенные шаблоны конвейера для реализации этих параллельных процессов, подобных синтаксически-управляемому преобразованию.[синтез 9] Эндрю выделил три эффективных логических семейства или перестановки.

Половинный буфер слабого состояния (WCHB)

Половинный буфер слабого состояния (WCHB) является самым простым и быстрым из логических семейств с 10 циклами конвейера переходов (или 6 с использованием предположения о времени полупериода). Однако он также ограничен более простыми вычислениями, поскольку более сложные вычисления обычно требуют длинных цепочек транзисторов в подтягивающей сети прямого драйвера. Более сложные вычисления обычно можно разбить на более простые этапы или выполнить напрямую с помощью одного из семейств предварительной зарядки. WCHB представляет собой половину буфера, что означает, что конвейер N этапы могут содержать не более N / 2 токены сразу. Это потому, что сброс запроса вывода Rr должен ждать, пока после сброса входа Lr.

Полубуфер предварительной зарядки (PCHB)

Полубуфер предварительной зарядки (PCHB) использует логика домино для реализации более сложной вычислительной стадии конвейера. Это устраняет проблему с длинной подтягивающей сетью, но также вводит изохронную вилку для входных данных, которая должна быть разрешена позже в цикле. Это приводит к тому, что конвейерный цикл состоит из 14 переходов (или 10, если использовать предположение о времени полупериода).

Полный буфер предварительной зарядки (PCFB)

Предварительная зарядка полных буферов (PCFB) очень похожи на PCHB, но отрегулируйте фазу сброса перетасовки для реализации полной буферизации. Это означает, что конвейер N Стадии PCFB могут содержать не более N токены сразу. Это потому, что сброс запроса вывода Rr может произойти до сброса входа Lr.

Проверка

Наряду с обычными методами проверки тестирования, охвата и т. Д., Схемы QDI могут быть проверены формально путем инвертирования формальной процедуры синтеза для получения спецификации CHP из схемы. Затем эту спецификацию ТЭЦ можно сравнить с оригиналом для подтверждения правильности. [проверка 1][проверка 2]

использованная литература

Синтез

  1. ^ Це, Джонатан; Хилл, Бенджамин; Манохар, Раджит (май 2013 г.). "Немного анализа самосинхронных однобитовых соединений на кристалле" (PDF). 2013 19-й Международный симпозиум IEEE по асинхронным схемам и системам. Материалы 19-го Международного симпозиума IEEE по асинхронным схемам и системам (ASYNC). С. 124–133. CiteSeerX  10.1.1.649.294. Дои:10.1109 / ASYNC.2013.26. ISBN  978-1-4673-5956-6. S2CID  11196963.
  2. ^ а б c Мартин, Ален (1991). Синтез асинхронных схем СБИС (PDF) (Кандидат наук.). Калифорнийский технологический институт.
  3. ^ Манохар, Раджит; Ли, Так-Кван; Мартин, Ален (1999). Проекция: метод синтеза параллельных систем (PDF). Передовые исследования в асинхронных схемах и системах. С. 125–134. CiteSeerX  10.1.1.49.2264. Дои:10.1109 / ASYNC.1999.761528. ISBN  978-0-7695-0031-7. S2CID  11051137.
  4. ^ Манохар, Раджит; Мартин, Ален Дж. (1998-06-15). Слабая эластичность в параллельных вычислениях (PDF). Математика построения программ. Конспект лекций по информатике. Шпрингер, Берлин, Гейдельберг. С. 272–285. CiteSeerX  10.1.1.396.2277. Дои:10.1007 / bfb0054295. ISBN  9783540645917.
  5. ^ Манохар, Р. (2001). «Анализ перетасованных расширений рукопожатий». Труды седьмого международного симпозиума по асинхронным схемам и системам. ASYNC 2001 (PDF). С. 96–105. CiteSeerX  10.1.1.11.55. Дои:10.1109 / async.2001.914073. ISBN  978-0-7695-1034-7. S2CID  5156531 https://pdfs.semanticscholar.org/54ea/8135c3b572f6afa97b1718699a0e1981b736.pdf. Отсутствует или пусто | название = (Помогите)
  6. ^ Cortadella, J .; Кишиневский, М .; Кондратьев А .; Lavagno, L .; Яковлев, А. (март 1996 г.). Полное государственное кодирование на основе теории регионов (PDF). Труды Второго международного симпозиума по перспективным исследованиям в асинхронных схемах и системах. С. 36–47. Дои:10.1109 / async.1996.494436. HDL:2117/129509. ISBN  978-0-8186-7298-9. S2CID  14297152.
  7. ^ Бернс, Стивен; Мартин, Ален (1988). «Синтаксически управляемый перевод параллельных программ в самовременные схемы» (PDF). Калифорнийский технологический институт. Цитировать журнал требует | журнал = (Помогите)
  8. ^ Беркель, Киз ван; Кессельс, Джоп; Ронкен, Марли; Саэйс, Рональд; Шалий, Фриц (1991). «Язык программирования СБИС Tangram и его перевод в схемы установления связи» (PDF). Труды Европейской конференции по автоматизации проектирования. IEEE Design Automation. С. 384–389. Дои:10.1109 / EDAC.1991.206431. S2CID  34437785.
  9. ^ Линии, Эндрю (1998). «Конвейерные асинхронные схемы» (PDF) (Кандидат наук.). Калифорнийский технологический институт. Дои:10.7907 / z92v2d4z. Цитировать журнал требует | журнал = (Помогите)

Время

  1. ^ а б c Мартин, Ален Дж. (1990). «Ограничения нечувствительности к задержкам в асинхронных схемах» (PDF). Шестая конференция MIT по перспективным исследованиям в СБИС. MIT Press.
  2. ^ Манохар, Раджит; Мартин, Ален (1995). "Квазинечувствительные к задержкам схемы являются полными по Тьюрингу" (PDF). Калифорнийский технологический институт. Дои:10.7907 / Z9H70CV1. Цитировать журнал требует | журнал = (Помогите)
  3. ^ Manohar, R .; Моисей, Ю. (май 2015 г.). Анализ изохронных вилок с потенциальной причинностью (PDF). 2015 21-й Международный симпозиум IEEE по асинхронным схемам и системам. С. 69–76. Дои:10.1109 / async.2015.19. ISBN  978-1-4799-8716-0. S2CID  10262182.
  4. ^ а б Keller, S .; Кательман, М .; Мартин, А. Дж. (Май 2009 г.). Необходимое и достаточное предположение по времени для цепей, не зависящих от скорости (PDF). 2009 15-й симпозиум IEEE по асинхронным схемам и системам. С. 65–76. Дои:10.1109 / async.2009.27. ISBN  978-0-7695-3616-3. S2CID  6612621.
  5. ^ LaFrieda, C .; Манохар, Р. (май 2009 г.). Снижение энергопотребления с помощью ослабленных квази-нечувствительных к задержкам схем (PDF). 2009 15-й симпозиум IEEE по асинхронным схемам и системам. С. 217–226. CiteSeerX  10.1.1.153.3557. Дои:10.1109 / async.2009.9. ISBN  978-0-7695-3616-3. S2CID  6282974.
  6. ^ Meng, T. H. Y .; Brodersen, R.W .; Мессершмитт, Д. Г. (ноябрь 1989 г.). «Автоматический синтез асинхронных схем из спецификаций высокого уровня». IEEE Transactions по автоматизированному проектированию интегральных схем и систем. 8 (11): 1185–1205. Дои:10.1109/43.41504. ISSN  0278-0070.
  7. ^ Пастор, Э .; Cortadella, J .; Кондратьев А .; Ройг, О. (ноябрь 1998 г.). «Структурные методы синтеза схем, не зависящих от скорости» (PDF). IEEE Transactions по автоматизированному проектированию интегральных схем и систем. 17 (11): 1108–1129. Дои:10.1109/43.736185. HDL:2117/125785. ISSN  0278-0070.
  8. ^ Стивенс, К. С .; Ginosar, R .; Ротем, С. (февраль 2003 г.). «Относительное время» (PDF). Транзакции IEEE в системах с очень крупномасштабной интеграцией (СБИС). 11 (1): 129–140. Дои:10.1109 / tvlsi.2002.801606. ISSN  1063-8210.
  9. ^ Manoranjan, J. V .; Стивенс, К. С. (май 2016 г.). Квалификационные относительные временные ограничения для асинхронных схем (PDF). 2016 22-й Международный симпозиум IEEE по асинхронным схемам и системам (ASYNC). С. 91–98. Дои:10.1109 / async.2016.23. ISBN  978-1-4673-9007-1. S2CID  6239093.

Проверка

  1. ^ Longfield, S.J .; Манохар, Р. (май 2013 г.). Обращение синтеза Мартина для проверки (PDF). 2013 19-й Международный симпозиум IEEE по асинхронным схемам и системам. С. 150–157. CiteSeerX  10.1.1.645.9939. Дои:10.1109 / async.2013.10. ISBN  978-1-4673-5956-6. S2CID  762078.
  2. ^ Лонгфилд, Стивен; Нкунку, Бретань; Манохар, Раджит; Тейт, Росс (2015). Предотвращение сбоев и коротких замыканий в высокоуровневых самосинхронных спецификациях микросхем (PDF). Материалы 36-й конференции ACM SIGPLAN по разработке и реализации языков программирования. PLDI '15. Нью-Йорк, Нью-Йорк, США: ACM. С. 270–279. Дои:10.1145/2737924.2737967. ISBN  9781450334686. S2CID  6363535.

Размеры

  1. ^ а б Бернс, Стивен (1991). Анализ производительности и оптимизация асинхронных схем (Кандидат наук.). Калифорнийский технологический институт.
  2. ^ Ли, Так-Кван (1995). Общий подход к анализу производительности и оптимизации асинхронных схем (Кандидат наук.). Центр оборонной технической информации.

Макет

  1. ^ Кармазин, Р .; Longfield, S .; Otero, C. T. O .; Манохар, Р. (май 2015 г.). Размещение квази-нечувствительных к задержкам схем с синхронизацией (PDF). 2015 21-й Международный симпозиум IEEE по асинхронным схемам и системам. С. 45–52. Дои:10.1109 / async.2015.16. ISBN  978-1-4799-8716-0. S2CID  10745504.

Чипсы

  1. ^ Мартин, Ален; Бернс, Стивен; Ли, Так-Кван (1989). «Конструкция асинхронного микропроцессора». Новости компьютерной архитектуры ACM SIGARCH. 17 (4): 99–110. Дои:10.1145/71317.1186643.
  2. ^ Наня, Т .; Ueno, Y .; Kagotani, H .; Kuwako, M .; Такамура, А. (лето 1994 г.). «TITAC: разработка микропроцессора, почти нечувствительного к задержкам» (PDF). Дизайн и тестирование компьютеров IEEE. 11 (2): 50–63. Дои:10.1109/54.282445. ISSN  0740-7475. S2CID  9351043.
  3. ^ Такамура, А .; Kuwako, M .; Имаи, М .; Fujii, T .; Ozawa, M .; Fukasaku, I .; Ueno, Y .; Наня, Т. (октябрь 1997 г.). TITAC-2: асинхронный 32-разрядный микропроцессор, основанный на модели, нечувствительной к масштабируемой задержке (PDF). Труды Международной конференции по компьютерному проектированию СБИС в компьютерах и процессорах. С. 288–294. CiteSeerX  10.1.1.53.7359. Дои:10.1109 / iccd.1997.628881. ISBN  978-0-8186-8206-3. S2CID  14119246.

инструменты

Учебники