Процессор XAP - Википедия - XAP processor
 | Эта статья поднимает множество проблем. Пожалуйста помоги Улучши это или обсудите эти вопросы на страница обсуждения. (Узнайте, как и когда удалить эти сообщения-шаблоны) (Узнайте, как и когда удалить этот шаблон сообщения)
|
В XAP процессор это RISC процессор архитектура разработана Кембриджские консультанты с 1994 года. Процессоры XAP - это семейство 16 бит и 32-битный сердечники, все из которых предназначены для использования в специализированная интегральная схема или же ASIC чип дизайн. Процессоры XAP были разработаны для использования в интегральные схемы со смешанными сигналами за датчик или же беспроводной приложения, включая Bluetooth, ZigBee, GPS, RFID или же Связь ближнего поля чипсы. Обычно эти интегральные схемы используются в недорогих крупносерийных изделиях с батарейным питанием и низким потреблением энергии. Существуют и другие приложения, в которых процессоры XAP были использованы с успехом, например, беспроводные сенсорные сети и медицинское оборудование, например слуховые аппараты.
XAP мягкий микропроцессор был реализован в нескольких встроенные стили дизайна, в том числе самосинхронный асинхронная схема,Кодирование 1 из 4,от корки до корки синхронная схема,[1]и ПЛИС.[2]Это делает его полезным для справедливого сравнения стилей дизайна на кристалле.[1]
История
XAP1
Первым процессором XAP был XAP1, разработанный в 1994 году и использовавшийся в ряде проектов ASIC для беспроводных устройств и датчиков в компании Cambridge Consultants. Это был очень маленький, 3000 ворот, Гарвардская архитектура, 16-битный процессор с 16-битным шина данных и 18-битный инструкция автобус предназначен для запуска программ, хранящихся на кристалле только для чтения памяти или ПЗУ. Данные и инструкции были адресованы отдельным 16-битным адресная шина.
XAP2
Более мощный XAP2 был разработан и использовался с 1999 года. Он также имел гарвардскую архитектуру и 16-битные данные, а также принял более обычную 16-битную ширину инструкции, подходящую для хранения программ в Вспышка или другие внешние воспоминания. Для больших программ использовалась 24-битная адресная шина для инструкций и 16-битная адресная шина для данных. XAP2 был процессором с 12000 логических элементов с поддержкой прерываний и цепочкой программных инструментов, включая C компилятор и ассемблер XAPASM для его язык ассемблера. XAP2 также использовался в проектах ASIC Cambridge Consultants, а также был предоставлен другим полупроводниковым компаниям в качестве ядро интеллектуальной собственности полупроводников, или же IP ядро.
XAP2 был принят на вооружение тремя производители полупроводников без фабрик которые были получены от Cambridge Consultants: CSR plc (Cambridge Silicon Radio) - основной поставщик микросхем Bluetooth для мобильных телефонов и гарнитур; Ember Corporation является ведущим поставщиком чипов ZigBee; и Cyan Technology поставляет XAP2-powered микроконтроллеры. Как следствие, в сочетании с другими лицензиатами и проектами ASIC Cambridge Consultants в настоящее время во всем мире используется более одного миллиарда (1 000 миллионов) процессоров XAP.
XAP3
XAP3 был экспериментальным 32-битным процессором, разработанным Cambridge Consultants в 2003 году. Он был оптимизирован для недорогих, низкоэнергетических реализаций ASIC с использованием современных CMOS полупроводниковые технологические процессы. Набор инструкций был оптимизирован для GNU GCC для достижения высокой плотности кода. XAP3 был первым из процессоров Cambridge Consultants, который использовал Архитектура фон Неймана с логически общим адресным пространством для Программы и данных. Физическая память программ может быть Вспышка или одноразово программируемый EPROM или SRAM. Дизайн ASIC был упрощен за счет использования единой памяти, где не было необходимости заранее определять разделение между Программой (инструкциями) и данными во время разработки. Набор инструкций XAP3 с компилятором GCC дает очень высокую плотность кода. Это уменьшило размер программной памяти, что уменьшило стоимость единицы микросхемы и уменьшило потребление энергии.
XAP4
В 2005 году в рамках дальнейших требований проекта появился новый 16-разрядный процессор XAP4, призванный заменить XAP2 с учетом опыта, накопленного в XAP3, и меняющихся требований к конструкции ASIC. XAP4 - очень маленький, 12000-гейтовый, Автобус фон Неймана, 16-разрядное ядро процессора, способное адресовать в общей сложности 64 КБ памяти для программ, данных и периферийных устройств. Он предлагает высокую плотность кода в сочетании с хорошей производительностью в районе 50 Дристон MIPS при тактовой частоте 80 МГц. XAP4 был разработан для использования в современных ASIC или микроконтроллер приложения, способные обрабатывать реальные данные, полученные аналого-цифровой преобразователь (ADC) или аналогичные источники. 16-битное целочисленное слово процессора поддерживает точность большинства АЦП без дополнительных затрат 32-битного процессора. XAP4 также предлагает путь миграции с 8-битных процессоров, таких как 8051 в приложениях, которым требуется повышенная производительность и размер программы, но которые не могут оправдать затраты и накладные расходы 32-разрядного процессора. Регистры XAP4 (все 16-битные): 8 общего назначения, программный счетчик, векторный указатель, флаги, информация, BRKE, 2 точки останова. Инструкции XAP4 бывают 16- и 32-разрядными. Цепочка компиляции XAP4 основана на GNU GCC и Binutils.
XAP5
Разработка расширенной версии этой архитектуры началась в 2006 году и привела к появлению XAP5, о котором было объявлено в июле 2008 года. XAP5 - это 16-разрядный процессор с 24-разрядной адресной шиной, позволяющий запускать программы из памяти размером до 16 МБ. . XAP4 и XAP5 реализованы с двухступенчатым конвейер команд, что увеличивает их производительность при работе на низких частотах. Это адаптировано к требованиям небольших ASIC с низким энергопотреблением, поскольку сводит к минимуму размер аппаратного обеспечения процессора (ядро XAP5 использует 18000 логических элементов) и подходит для схем с относительно медленной синхронизацией, чтобы снизить динамическое энергопотребление ASIC и запускать программы непосредственно из Флэш-память или память OTP с медленным временем доступа. Типичные тактовые частоты для XAP5 находятся в диапазоне от 16 до 100 МГц на плате. 0,13 процесс. XAP5 обладает особыми конструктивными особенностями, которые делают его пригодным для выполнения программ из Flash, включая векторный указатель и окно преобразования адресов, которые в совокупности позволяют выполнять программы на месте и перемещать программы независимо от того, где они хранятся в физической памяти. Регистры XAP4 (16 и 24 бит): 8 Общего назначения, Программный счетчик, Указатель вектора, ФЛАГИ, ИНФОРМАЦИЯ, BRKE, 4 Точка останова. Инструкции XAP5 бывают 16-, 32- и 48-битными. Цепочка компиляции XAP5 основана на GNU GCC и Binutils.
XAP6
XAP6 - это 32-битный процессор, выпущенный в 2013 году. Он имеет тот же тип архитектуры загрузки-хранения, что и XAP4 и XAP5, но имеет 32-битные регистры и 32-битные шины для данных и адреса. Реализация XAP6a состоит из трех этапов. конвейер команд. Как и все процессоры XAP, XAP6 был оптимизирован для обеспечения низкой стоимости, низкого энергопотребления и простой проверки. XAP6 предназначен для небольших ASIC с низким энергопотреблением и минимизирует размер аппаратного обеспечения процессора (ядро XAP6 использует 30 000 логических элементов). Регистры XAP6 (все 32-битные): 8 общего назначения, счетчик программ, указатель вектора, глобальный указатель, флаги, информация, BRKE, 4 точка останова. Инструкции XAP6 бывают 16-, 32- и 48-битными. Цепочка компиляции XAP6 основана на GNU GCC и Binutils.
Функции
XAP4, XAP5 и XAP6 все разработаны с загрузкой-хранением RISC архитектура, дополненная многоцикловыми инструкциями для умножения, деления, копирования / сохранения блока и входа / выхода функций для максимальной эффективности. Инженеры Cambridge Consultants признали, что эти процессоры должны работать операционные системы реального времени способен обрабатывать упреждающие события и с быстрым прерывать отклик. Следовательно, процессоры спроектированы с аппаратной поддержкой и поддержкой набора команд для защищенных программных режимов работы, которые разделяют пользовательский код от привилегированной операционной системы и кода обработчика прерываний. Аппаратное обеспечение процессора XAP управляет переходами между режимами и стек вызовов в ответ на события, и этот подход обеспечивает быструю и детерминированную реакцию на прерывание. Защищенные режимы работы позволяют система на чипе быть разработанной как безопасная или заслуживающая доверия система, предлагающая высокая доступность.
Текущие процессоры XAP разработаны с использованием Verilog язык описания оборудования и предоставляется как RTL код готов для логическое моделирование и логический синтез с испытательный стенд. Они поддерживаются инструментами разработки программного обеспечения xIDE Cambridge Consultants и технологией отладки SIF. Эти процессоры и инструменты позволяют функциональная проверка и проверка программного обеспечения Это снижает риск проекта, сокращает сроки и снижает стоимость владения, особенно для разработки программного обеспечения.
Рекомендации
- ^ а б А. Теодор Маркеттос.«Активные электромагнитные атаки на защищенное оборудование».2011.
- ^ Филип Линг.«Мягкие сердечники поглощают конструкции»[постоянная мертвая ссылка ].Новая электроника.2005.