Решетка - LatticeMico8

Решетка
ДизайнерРешетчатый полупроводник
Биты8 бит
ОткрытьНет
Регистры
Общее назначение32

В Решетка является 8 бит ядро процессора микроконтроллера оптимизировано для программируемые вентильные матрицы (ПЛИС ) и архитектуру устройства с программируемой логикой кроссовера от Решетчатый полупроводник. LatticeMico8, сочетающий в себе полный 18-битный набор инструкций с 32 регистрами общего назначения, представляет собой гибкий эталонный дизайн Verilog, подходящий для широкого спектра рынков, включая связь, потребительский, компьютерный, медицинский, промышленный и автомобильный. Ядро потребляет минимальные ресурсы устройства, менее 200 искать таблицы (LUT) в самой маленькой конфигурации, сохраняя при этом широкий набор функций.

LatticeMico8 имеет новую бесплатную (IP) базовую лицензию - первую такую ​​лицензию, предлагаемую любым поставщиком FPGA. Основными преимуществами использования IP-ядра являются большая гибкость, улучшенная портативность и отсутствие затрат. Это новое соглашение предоставляет некоторые преимущества стандартного Открытый исходный код и позволяет пользователям совмещать собственные разработки с ядром. Кроме того, он позволяет распространять проекты в битовом потоке или формате FPGA, не прилагая к нему копию лицензии. Разработчики должны сохранять конфиденциальность исходного кода ядра и использовать его «исключительно в целях проектной документации и подготовки производных работ ... для разработки проектов для программирования устройств с программируемой логикой Lattice».[1]

Функции

  • 8-битный путь данных
  • 18-битные инструкции
  • 32 регистра общего назначения
  • 32 байта внутренней памяти блокнота
  • Ввод / вывод осуществляется через «Порты» (до 256 номеров портов)
  • Дополнительная 256 байт внешней оперативной памяти блокнота
  • Два цикла на инструкцию
  • Периферийное устройство для эталонного дизайна с решетчатым UART

Рекомендации

  1. ^ «Эталонный дизайн с лицензионным соглашением с исходным кодом». Получено 2011-02-01.