Альдек - Википедия - Aldec

ALDEC, Inc.
ТипЧастный
ПромышленностьEDA
Основан1984
Штаб-квартираХендерсон, Невада,
Соединенные Штаты
ТоварыActive-HDL, ALINT-PRO, Riviera-PRO, Spec-TRACER, RTAX / RTSX Prototyping, HES-DVM, HES-7, TySOM
Интернет сайтaldec.com

Aldec, Inc. находится в частной собственности автоматизация проектирования электроники компания, базирующаяся в Хендерсон, Невада который предоставляет программное и аппаратное обеспечение, используемое для создания и проверки цифровых проектов, ориентированных на FPGA и ASIC технологии.

Как член Accellera и Ассоциация стандартов IEEE Aldec активно участвует в процессе разработки новых стандартов и обновления существующих стандартов (например, VHDL, SystemVerilog ). Aldec предоставляет механизм моделирования HDL для других инструментов EDA, таких как Altium Дизайнер и связывает специальную версию своих инструментов с FPGA программное обеспечение поставщиков, такое как Решетка.[1]

История

  • Компания Aldec была основана в 1984 году доктором Стэнли М. Хидьюком.
  • В 1985 году компания выпустила свой первый продукт: симулятор уровня шлюза на базе MS-DOS. СЮЗИ. В течение следующих нескольких лет несколько версий продукта использовались в качестве сопутствующих имитаторов для популярных инструментов ввода схем, таких как OrCAD.
  • Чувствуя растущую популярность Microsoft Windows, ALDEC перенесла свой симулятор на эту платформу и добавила средство ввода схем и управления проектированием. Новый программный пакет был выпущен в 1992 году как Актив-САПР (некоторые младшие версии пакета какое-то время продавались под Susie-CAD бренд). Одной из отличительных особенностей Active-CAD была возможность мгновенной передачи изменений схемы в симулятор, что позволяет быстро проверить поведение измененной схемы.
  • В 1996 году Aldec подписала соглашение с Xilinx что позволило распространять версию Active-CAD только для Xilinx под Фонд имя.
  • Пока VHDL и Verilog были поддержаны Active-CAD в виде схематических макросов, выпуск Активный VHDL в 1997 г. произошел переход от дизайна на основе списков соединений к дизайну на основе HDL. После добавления поддержки Verilog Active-VHDL был переименован в Актив-ЛПВП и все еще доступен (по состоянию на 2020 год).
  • В 2000 году ALDEC выпустила высокопроизводительный симулятор HDL, работающий не только на Windows, но и на Солярис и Linux платформы.[2]
  • В 2001 году ALDEC добавила оборудование в свою линейку продуктов: Платформа HES (встроенное аппаратное моделирование) это позволяет аппаратно ускорять моделирование HDL и создавать дополнительные прототипы оборудования.
  • 2003 год отмечен выпуском поддержки Ривьера-ПРО. проверка на основе утверждений (OpenVera, PSL и SystemVerilog может использоваться для записи свойств, утверждений и покрытия.)
  • Поддержка для SystemC и часть без утверждения SystemVerilog был добавлен в 2004 году. Интерфейсы для MATLAB и Simulink впервые появился в инструментах Aldec в 2005 году.
  • В 2006 году Ривьера-ПРО стала первым симулятором, поддерживающим Инициатива открытого IP-шифрования к Синтаксис.[3]
  • По просьбам пользователей Verilog, ALDEC выпустила в 2007 году усовершенствованный, настраиваемый пользователем ворсинок инструмент, реализующий правила, созданные STARC - Японский консорциум основных производителей кремния.
  • В 2008 году выпускает ALINT: Design Rule Checker (STARC - Японский консорциум 11 компаний ASIC).
  • 2010, выпускает поддержку VHDL IEEE 1076-2008.
  • В 2010 году Aldec Active-HDL стал лучшим инструментом для проектирования и моделирования FPGA в Китае.
  • В 2011 году Aldec предоставляет поддержку UVM 1.0, OVM 2.1.2 и VMM 1.1.1a, выпускает эмулятор проектирования с частотой 4 МГц и становится лучшим поставщиком платформы проектирования и проверки FPGA в Китае.
  • В 2012 году Aldec выходит на рынок прототипирования SoC / ASIC с HES-7 и совместно запускает OSVVM, VHDL Verification.
  • В 2013 году Aldec выпускает Spec-TRACER Requirements Lifecycle Management.
  • В 2015 году Aldec выпускает ALINT-PRO с проверкой CDC.
  • В 2016 году Aldec выпускает линейку продуктов TySOM для разработки встраиваемых систем с использованием SoC FPGA.

Товары

Программного обеспечения

  • Актив-ЛПВП - Среда разработки FPGA построена на симуляторе HDL общего ядра. Поддерживает текстовые и графические инструменты ввода и отладки проекта, позволяет моделирование на разных языках (VHDL / Verilog / EDIF / SystemC / SystemVerilog) и предоставляет унифицированный интерфейс для различных инструментов синтеза и реализации. Также поддерживает проверку на основе утверждений с помощью операторов Open Vera, PSL или Systemverilog Assertion. Доступны специальные версии программного обеспечения, которые поддерживают только одного производителя FPGA, например Версия Active-HDL Lattice. Доступно только на платформе MS Windows.
  • Ривьера-ПРО - симулятор HDL высокого класса, ориентированный на ASIC и большие конструкции FPGA. Riviera-PRO расширяет возможности моделирования Active-HDL за счет поддержки расширенных методологий верификации, таких как линтинг, функциональное покрытие, OVM и UVM, аппаратное ускорение и прототипирование. Riviera-PRO - это новое поколение инструмента, известного как Riviera-Classic, которое доступно в 32- и 64-разрядных версиях для MS Windows и Linux.
  • HES-DVM - решение, позволяющее ускорить моделирование HDL (сокращение времени проверки от 10 до 50 раз), эмуляцию всего проекта и совместное моделирование аппаратного и программного обеспечения (полезно в Встроенная система разработка).
  • АЛИНТ-ПРО - единый фреймворк для проверки / линтинга правил проектирования и анализа CDC. ALINT-PRO может проводить обширный текстовый анализ отдельных источников проектов Verilog, VHDL и SystemVerilog, а также расширенные проверки всей иерархии проектов. Доступны несколько наборов настраиваемых предопределенных правил, а также можно создавать новые настраиваемые правила, используя предоставленные API. Встроенная методология Phase-Based Linting позволяет быстрее и эффективнее проверять правила. ALINT-PRO плавно поддерживает выполнение проверки правил для проектов, нацеленных на реализацию FPGA с использованием Xilinx, Intel, Microsemi, и Решетка технологии с минимальной настройкой
  • Spec-TRACER - приложение для управления жизненным циклом унифицированных требований, разработанное специально для проектов FPGA и ASIC. Облегчает сбор требований, управление, анализ, отслеживание и отчетность; интегрируется с инструментами проектирования и моделирования HDL на базе Windows.
  • IP продукты - набор универсальных блоков интеллектуальной собственности, созданных Aldec и его партнерами, прошедших валидацию в средах Active-HDL и Riviera-PRO.

Аппаратное обеспечение

  • ГЭС-7 - большая емкость, высокая плотность, FPGA -основан ASIC решение для прототипирования. С помощью Xilinx Virtex-7 FPGA На основе макетов плат HES-7 позволяет тестировать до 24 миллионов вентилей ASIC.
  • Microsemi RTAX / RTSX Прототипирование - эффективный способ создания прототипов с радиационно-стойкими ПЛИС с использованием макетных плат, совместимых по занимаемой площади, с перепрограммируемыми микросхемами на базе флэш-памяти наверху. Решение включает в себя дополнительное программное обеспечение для трансляции списков соединений.
  • Система тестирования на соответствие DO-254 (CTS) - Это полное решение для проверки, которое может гарантировать соответствие ПЛИС вашей системы требованиям DO-254 / ED80. CTS дает пользователю возможность выполнять расширенный способ моделирования оборудования вместо традиционного тестирования оборудования. В качестве тестовых векторов для аппаратного моделирования вы можете повторно использовать один и тот же тестовый стенд со 100% -ным охватом кода, полученным из RTL-моделирования. Повторное использование одного и того же средства тестирования позволяет с помощью аппаратной проверки легко обеспечить отслеживаемость требований. Вы можете выполнять аппаратное моделирование на скорости целевого устройства. CTS также позволяет легко сравнивать и отлаживать результаты аппаратного моделирования и моделирования HDL с помощью формата сигнала.
  • ТыСОМ - Встроенные платы разработки и дочерние карты FMC на базе Xilinx Серия Zynq-7000 для Интернета вещей, ADAS и промышленного машинного зрения.

Образование

Aldec предоставляет полнофункциональные версии своего программного обеспечения со значительной скидкой для образовательных учреждений по всему миру (Инженерный колледж Кумаон, Национальный технологический университет ).

Aldec также предлагает специальную студенческую версию Active-HDL, которую можно загрузить с веб-сайта Aldec. Student-Edition имеет ограниченные возможности проектирования и некоторое сокращение функциональности программы, но поддерживает оба языка проектирования (Verilog или VHDL).

Компания также поддерживает местное образование - в 1999 году она внесла свой вклад в создание «Лаборатории цифрового дизайна Aldec» в UNLV.[4]

Программное обеспечение Aldec упаковано в несколько книг по электронному дизайну (например, «Цифровой дизайн: принципы и практика», «СОВРЕМЕННЫЙ ЛОГИЧЕСКИЙ ДИЗАЙН» ).

Студенческое издание Active-HDL было первым симулятором HDL, продаваемым на Walmart.[5]

Смотрите также

Рекомендации

  1. ^ EN-genius Программируемая логика ЗОНА, «Альянс Lattice и Aldec Form для проверки проектирования и проектирования ПЛИС»
  2. ^ Ричард Геринг, «Aldec выпускает многоязычный симулятор на базе Linux», EETimes.com, 13 ноября 2000 г.
  3. ^ Кристин Эванс-Пью, «Защита вашего IP стала проще» В архиве 2006-10-18 на Wayback Machine, Параграф 11, Electronics Weekly, 13 октября 2006 г.
  4. ^ Сотрудники ECE-UNLV, «ALDEC, (...) играет важную роль в программах ДОО» В архиве 2006-07-20 на Wayback Machine, Стр. 3, Новости ECE-UNLV, Том 5, 2005 г.
  5. ^ EDN Online Staff, «Программное обеспечение EDA, проданное в Walmart». В архиве 2007-09-27 на Wayback Machine, EDN, 20 февраля 2006 г.

внешняя ссылка