Интегральная схема для конкретного приложения - Application-specific integrated circuit

"ASIC" перенаправляется сюда. Для использования в других целях см. ASIC (значения).

Лоток микросхем специализированных интегральных схем (ASIC)

An специализированная интегральная схема (ASIC /ˈeɪsɪk/) является Интегральная схема (IC) микросхема, настроенная для конкретного использования, а не предназначенная для общего назначения. Например, микросхема, предназначенная для работы в цифровой диктофон или высокоэффективный биткойн-майнер это ASIC. Стандартный продукт для конкретного применения (ASSP) занимают промежуточное положение между ASIC и промышленными стандартными интегральными схемами, такими как 7400 серии или 4000 серии.[1] Чипы ASIC обычно сфабрикованный с помощью металл-оксид-полупроводник (MOS) Technology, as MOS интегральная схема чипсы.[2]

Поскольку размеры функций уменьшались, а инструменты проектирования улучшались с годами, максимальная сложность (и, следовательно, функциональность), возможная в ASIC, выросла с 5000 логические ворота до более чем 100 миллионов. Современные ASIC часто включают в себя целые микропроцессоры, объем памяти блоки в том числе ПЗУ, ОЗУ, EEPROM, флэш-память и другие большие строительные блоки. Такой ASIC часто называют SoC (система на кристалле ). Разработчики цифровых ASIC часто используют язык описания оборудования (HDL), например Verilog или VHDL, чтобы описать функциональность ASIC.[1]

Программируемые вентильные матрицы (FPGA) - это современная технология для создания макет или прототип из стандартных деталей; программируемые логические блоки и программируемые межсоединения позволяют использовать одну и ту же FPGA во многих различных приложениях. Для небольших проектов или меньших объемов производства FPGA могут быть более рентабельными, чем дизайн ASIC, даже в производстве. В разовая инженерия (NRE) стоимость ASIC может исчисляться миллионами долларов. Поэтому производители устройств обычно предпочитают ПЛИС. для прототипирования и устройства с малым объемом производства и ASIC для очень большие объемы производства где затраты на ЯРЭ могут быть амортизированный на многих устройствах.

История

Используемые ранние ASIC массив ворот технологии. К 1967 г. Ферранти и Interdesign начали производство биполярный вентильные массивы. В 1967 г. Fairchild Semiconductor представила семейство биполярных устройств Micromatrix диодно-транзисторная логика (DTL) и транзисторно-транзисторная логика (TTL) массивы.[2]

Дополнительный металл-оксид-полупроводник (CMOS) технология открыла двери для широкой коммерциализации вентильных матриц. Первые вентильные матрицы КМОП были разработаны Робертом Липпом,[3][4] в 1974 году для International Microcircuits, Inc. (IMI).[2]

Металл-оксид-полупроводник (MOS) стандартная ячейка технология была представлена ​​Fairchild и Motorola под торговыми марками Micromosaic и Polycell в 1970-х годах. Позднее эта технология была успешно коммерциализирована Технология СБИС (основан в 1979 г.) и LSI Logic (1981).[2]

Успешное коммерческое применение схемы вентильной матрицы было найдено в младших 8-битных ZX81 и ZX Spectrum персональные компьютеры, введенные в 1981 и 1982 годах. Они использовались Sinclair Research (Великобритания) по сути как недорогой Ввод / вывод решение, направленное на решение компьютерная графика.

Настройка производилась путем изменения металлической маски межблочного соединения. Массивы ворот имели сложность до нескольких тысяч ворот; это теперь называется средняя интеграция. Более поздние версии стали более обобщенными, с разными база умирает настроены как из металла, так и поликремний слои. Некоторые базовые матрицы также включают оперативная память (RAM) элементы.

Стандартные конструкции ячейки

Основная статья: Стандартная ячейка

В середине 1980-х разработчик выбирал производителя ASIC и реализовывал свой дизайн, используя инструменты проектирования, доступные от производителя. Хотя сторонние инструменты дизайна были доступны, не было эффективной ссылки от сторонних инструментов дизайна на макет и фактические рабочие характеристики полупроводникового процесса различных производителей ASIC. Большинство дизайнеров использовали заводские инструменты для завершения реализации своих проектов. Решение этой проблемы, которое также привело к созданию устройства с гораздо большей плотностью, заключалось в реализации стандартные ячейки.[5] Каждый производитель ASIC может создавать функциональные блоки с известными электрическими характеристиками, например: Задержка распространения, емкость и индуктивность, которые также могут быть представлены в сторонних инструментах. Конструкция со стандартной ячейкой - это использование этих функциональных блоков для достижения очень высокой плотности затвора и хороших электрических характеристик. Стандартная конструкция ячейки занимает промежуточное положение между § Массив ворот и полу-нестандартный дизайн и § Полностью индивидуальный дизайн с точки зрения его единовременных затрат на проектирование и периодические компоненты, а также производительности и скорости разработки (включая пора торговать ).

К концу 1990-х гг. логический синтез инструменты стали доступны. Такие инструменты могут компилировать HDL описания на уровне ворот список соединений. Стандартная ячейка интегральные схемы (ИС) разрабатываются на следующих концептуальных этапах, называемых поток проектирования электроники, хотя на практике эти этапы существенно пересекаются:

  1. Разработка требований: Команда инженеров-проектировщиков начинает с неформального понимания необходимые функции для нового ASIC, обычно производного от анализ требований.
  2. Уровень регистрации-передачи (RTL) дизайн: Команда разработчиков создает описание ASIC для достижения этих целей, используя язык описания оборудования. Этот процесс похож на написание компьютерной программы на язык высокого уровня.
  3. Функциональная проверка: Пригодность для использования подтверждена функциональной проверкой. Это может включать такие методы, как логическое моделирование через испытательные стенды, формальная проверка, подражание, или создание и оценка эквивалентного чистого программного обеспечения модель, как в Simics. Каждый метод проверки имеет преимущества и недостатки, и чаще всего для проверки ASIC используются несколько методов вместе. В отличие от большинства ПЛИС, ASIC не могут быть перепрограммирован один раз сфабрикованный поэтому не совсем правильные конструкции ASIC стоят гораздо дороже, что увеличивает потребность в полной тестовое покрытие.
  4. Логический синтез: Логический синтез преобразует дизайн RTL в большую коллекцию, называемую конструкциями нижнего уровня, называемыми стандартными ячейками. Эти конструкции взяты из библиотека стандартных ячеек состоящий из предварительно охарактеризованных коллекций логические ворота выполнение определенных функций. Стандартные ячейки обычно специфичны для планируемого производителя ASIC. Полученный набор стандартных ячеек и необходимых электрических соединений между ними называется уровнем затвора. список соединений.
  5. Размещение: Список соединений на уровне ворот обрабатывается следующим размещение инструмент, который помещает стандартные ячейки в область кристалл интегральной схемы представляющий окончательный ASIC. Инструмент размещения пытается найти оптимизированный размещение стандартных ячеек с учетом множества заданных ограничений.
  6. Маршрутизация: Электроника маршрутизация инструмент берет физическое размещение стандартных ячеек и использует список соединений для создания электрические соединения между ними. Поскольку пространство поиска большой, этот процесс даст "достаточный", а не "глобально оптимальный "решение. На выходе получается файл, который можно использовать для создания набора фотошаблоны позволяя предприятие по производству полупроводников, обычно называемый «фабрикой» или «литейным цехом», производство физический интегральные схемы. Размещение и маршрутизация тесно взаимосвязаны и все вместе называются место и маршрут в дизайне электроники.
  7. Выйти: Учитывая окончательный макет, контур извлечения вычисляет паразитные сопротивления и емкости. В случае цифровая схема, затем это будет отображено в информация о задержке из которого можно оценить характеристики схемы, обычно статический временной анализ. Этот и другие заключительные тесты, такие как проверка правил проектирования и анализ мощности коллективно называется выйти предназначены для обеспечения правильной работы устройства во всех экстремальных условиях процесса, напряжения и температуры. Когда это тестирование будет завершено, фотомаска информация выпущена для изготовление чипов.

Эти шаги, реализованные с уровнем квалификации, принятым в отрасли, почти всегда приводят к созданию конечного устройства, которое правильно реализует исходный дизайн, если только в процессе физического изготовления позже не появятся недостатки.[6]

Этапы проектирования также называются расчетный поток, также являются общими для стандартного дизайна продукта. Существенная разница заключается в том, что при проектировании стандартных ячеек используются библиотеки ячеек производителя, которые потенциально использовались в сотнях других реализаций дизайна и поэтому представляют гораздо меньший риск, чем полностью индивидуальный дизайн. Стандартные ячейки производят расчетная плотность это рентабельно, и они также могут интегрировать IP ядра и статическая оперативная память (SRAM), в отличие от вентильных матриц.

Воротная решетка и полу-индивидуальный дизайн

Фотография под микроскопом ASIC с вентильной матрицей, на которой показаны предварительно определенные логические ячейки и пользовательские соединения. В этой конкретной конструкции используется менее 20% доступных логических вентилей.

Массив ворот дизайн - это метод изготовления, при котором диффузные слои, каждый из которых транзисторы и другие активные устройства, предопределены и пластины для электроники содержащие такие устройства, "хранятся на складе" или не подключены до металлизация этап процесс изготовления. В физический дизайн процесс определяет взаимосвязи этих слоев для конечного устройства. Для большинства производителей ASIC он состоит из двух-девяти металлических слоев, каждый из которых проходит перпендикулярно тому, что находится под ним. Единовременные инженерные расходы намного ниже, чем при разработке полностью нестандартных конструкций, поскольку фотолитографический маски требуются только для металлических слоев. Производственные циклы намного короче, поскольку металлизация - сравнительно быстрый процесс; тем самым ускоряя пора торговать.

ASIC с вентильным массивом - всегда компромисс между быстрым проектированием и спектакль поскольку сопоставление заданного дизайна с тем, что производитель считает стандартным, никогда не дает 100% использование цепи. Часто трудности в маршрутизация межкомпонентное соединение требует переноса на более крупный массив с последующим увеличением стоимости отдельных частей. Эти трудности часто возникают из-за разметки. EDA программное обеспечение, используемое для разработки межсоединения.

Чистая логическая конструкция вентильной матрицы сегодня редко реализуется разработчиками схем, поскольку ее почти полностью заменили программируемый устройств. Наиболее известные из таких устройств: программируемые вентильные матрицы (FPGA), которые могут быть запрограммированы пользователем и, таким образом, предлагают минимальные затраты на инструменты, единовременное проектирование, лишь незначительно увеличенную стоимость детали и сопоставимую производительность.

Сегодня массивы вентилей эволюционируют в структурированные ASIC которые состоят из большого IP ядро как ЦПУ, цифровой сигнальный процессор единицы, периферийные устройства, стандарт интерфейсы, интегрированный воспоминания, SRAM, и блок реконфигурируемый, незафиксированная логика. Этот сдвиг во многом объясняется тем, что устройства ASIC способны объединять большие блоки система функциональность и системы на чипе (SoC) требуется клей логика, подсистемы связи (такие как сети на чипе ), периферийные устройства и другие компоненты, а не только функциональные единицы и базовое соединение.

В их частом использовании в полевых условиях термины «вентильная матрица» и «полузаказной» являются синонимами при обращении к ASIC. Инженеры-технологи чаще используют термин «полузаказной», тогда как «вентильная матрица» чаще используется разработчиками логики (или уровня вентилей).

Полностью индивидуальный дизайн

Основная статья: Полный кастом
Фотография под микроскопом пользовательской ASIC (набор микросхем 486), показывающая дизайн на основе затвора вверху и нестандартную схему внизу

Напротив, полностью настраиваемый дизайн ASIC определяет все фотолитографические слои устройства.[5] Полностью индивидуальный дизайн используется как для дизайна ASIC, так и для стандартного дизайна продукта.

Преимущества полностью настраиваемого дизайна включают меньшую площадь (и, следовательно, текущую стоимость компонентов), спектакль улучшения, а также возможность интеграции аналог компоненты и другие заранее разработанный - и, таким образом, полностью проверены - компоненты, такие как микропроцессор ядра, которые образуют система на чипе.

К недостаткам полностью индивидуального проектирования можно отнести увеличенное время изготовления и проектирования, увеличенные единовременные затраты на проектирование, большую сложность системы автоматизированного проектирования (CAD) и автоматизация проектирования электроники системы, а также гораздо более высокие требования к квалификации со стороны команды разработчиков.

Однако для цифровых проектов библиотеки ячеек со "стандартными ячейками" вместе с современными системами САПР могут предложить значительные преимущества в производительности / стоимости с низким риском. Автоматизированные инструменты компоновки быстры и просты в использовании, а также предлагают возможность «вручную настраивать» или вручную оптимизировать любой аспект дизайна, ограничивающий производительность.

Это разработано с использованием основных логических вентилей, схем или макета специально для проекта.

Структурированный дизайн

Основные статьи: Структурированная платформа ASIC и Платформенный дизайн

Структурированный дизайн ASIC (также называется "платформа ASIC дизайн") - относительно новая тенденция в полупроводниковой промышленности, что приводит к некоторым вариациям в ее определении. Однако основная предпосылка структурированной ASIC заключается в том, что время производственного цикла и время цикла проектирования сокращаются по сравнению с ASIC на основе ячеек, благодаря наличия заранее определенных металлических слоев (что сокращает время производства) и предварительной характеристики того, что находится на кремнии (что сокращает время цикла проектирования).

Определение из Основ встроенных систем гласит, что:[7]

В «структурированной ASIC» уровни логической маски устройства предопределены поставщиком ASIC (или, в некоторых случаях, третьей стороной). Различия в дизайне и настройка достигаются за счет создания пользовательских металлических слоев, которые создают пользовательские связи между предопределенными логическими элементами нижнего уровня. Технология «структурированных ASIC» рассматривается как преодоление разрыва между программируемыми вентильными матрицами и конструкциями ASIC «со стандартной ячейкой». Поскольку только небольшое количество слоев микросхем должно производиться на заказ, конструкции «структурированных ASIC» имеют гораздо меньшие единовременные затраты (NRE), чем микросхемы «со стандартной ячейкой» или «полностью настраиваемые», для которых требуется полный набор масок. производиться для любого дизайна.

— Основы встроенных систем

Это фактически то же определение, что и массив вентилей. Что отличает структурированную ASIC от матрицы затворов, так это то, что в матрице затворов заранее определенные металлические слои служат для ускорения производственного цикла. В структурированной ASIC заранее заданная металлизация используется в первую очередь для снижения стоимости наборов масок, а также для значительного сокращения времени цикла проектирования.

Например, в проекте на основе ячеек или вентильной матрицы пользователь часто должен сам проектировать структуры питания, тактовой частоты и тестирования. Напротив, они предопределены в большинстве структурированных ASIC и поэтому могут сэкономить время и деньги для разработчика по сравнению с проектами на основе вентильных матриц. Точно так же инструменты проектирования, используемые для структурированных ASIC, могут быть значительно дешевле и проще (быстрее) в использовании, чем инструменты на основе ячеек, потому что им не нужно выполнять все функции, которые выполняют инструменты на основе ячеек. В некоторых случаях поставщик структурированных ASIC требует использования настраиваемых инструментов для своего устройства (например, настраиваемый физический синтез), что также позволяет быстрее внедрить проект в производство.

Библиотеки ячеек, дизайн на основе IP, жесткие и программные макросы

Библиотеки ячеек логических примитивов обычно предоставляются производителем устройства как часть службы. Хотя они не повлекут за собой никаких дополнительных затрат, на их выпуск будут распространяться условия соглашение о неразглашении (NDA), и они будут рассматриваться производителем как интеллектуальная собственность. Обычно их физическая конструкция предопределена, поэтому их можно назвать «жесткими макросами».

То, что большинство инженеров понимает как "интеллектуальная собственность " находятся IP ядра, конструкции, приобретенные у третьей стороны в качестве компонентов более крупной ASIC. Они могут быть представлены в виде язык описания оборудования (часто называемый «мягким макросом») или полностью маршрутизируемым дизайном, который может быть напечатан непосредственно на маске ASIC (часто называемый «жестким макросом»). Многие организации сейчас продают такие предварительно спроектированные ядра - процессоры, Ethernet, USB или телефонные интерфейсы - а в более крупных организациях может быть целый отдел или подразделение для производства ядер для остальной части организации. Компания РУКА (Дополнительно RISC Машины) только продает ядра IP, что делает его производитель без фабрики.

Действительно, широкий спектр функций, доступных в настоящее время в структурированных ASIC-схемах, является результатом феноменального совершенствования электроники в конце 1990-х и начале 2000-х годов; поскольку на создание ядра требуется много времени и инвестиций, его повторно использовать а дальнейшее развитие значительно сокращает время цикла продукта и создает более качественные продукты. Дополнительно, оборудование с открытым исходным кодом такие организации как OpenCores собирают бесплатные IP-ядра, параллельно программное обеспечение с открытым исходным кодом движение в аппаратной конструкции.

Мягкие макросы часто не зависят от процесса (т.е. их можно изготавливать в широком диапазоне производственных процессов и у разных производителей). Жесткие макросы ограничены процессом, и обычно необходимо приложить дополнительные усилия по проектированию для миграции (переноса) на другой процесс или другого производителя.

Многопроектные вафли

Некоторые производители предлагают многопроектные пластины (MPW) как метод получения недорогих прототипов. Часто называемые шаттлами, эти MPW, содержащие несколько конструкций, работают через регулярные, запланированные промежутки времени на постоянной основе, обычно с очень небольшой ответственностью со стороны производителя. Контракт предусматривает сборку и упаковку нескольких устройств. Услуга обычно включает в себя предоставление базы данных физического дизайна (т. Е. Маскирующей информации или ленты генерации шаблонов (PG)). Производителя часто называют «кремниевым литейным заводом» из-за того, что он мало участвует в процессе.

Стандартный продукт для конкретного применения

Renesas M66591GP: Периферийный контроллер USB2.0

An стандартный продукт для конкретного применения или ASSP является Интегральная схема который реализует конкретный функция что привлекает широкий рынок. В отличие от ASIC, которые объединяют набор функций и разрабатываются одним или одним покупатель, ASSP доступны как готовые компоненты. ASSP используются во всех отраслях, от автомобилестроения до связи.[нужна цитата ] Как правило, если вы можете найти дизайн в данных книга, то, вероятно, это не ASIC, но есть некоторые исключения.[требуется разъяснение ]

Например, две микросхемы, которые могут или не могут считаться ASIC, - это микросхема контроллера для ПК и микросхема для модем. Оба этих примера относятся к конкретному приложению (что типично для ASIC), но продаются множеству различных поставщиков систем (что типично для стандартных компонентов). Такие ASIC иногда называют стандартными продуктами для конкретных приложений (ASSP).

Примерами ASSP являются микросхема кодирования / декодирования, автономная микросхема интерфейса USB и т. Д.

IEEE используется для публикации журнала ASSP,[8] который был переименован в журнал IEEE Signal Processing Magazine в 1990 году.

Смотрите также

использованная литература

  1. ^ а б Барр, Кейт (2007). Разработка ASIC в кремниевой песочнице: полное руководство по созданию интегральных схем со смешанными сигналами. Нью-Йорк: Макгроу-Хилл. ISBN  978-0-07-148161-8. OCLC  76935560.
  2. ^ а б c d «1967: специализированные интегральные схемы используют компьютерное проектирование». Кремниевый двигатель. Музей истории компьютеров. Получено 9 ноября 2019.
  3. ^ "Липп, устная история Боба". Музей истории компьютеров. Получено 28 января 2018.
  4. ^ "Люди". Кремниевый двигатель. Музей истории компьютеров. Получено 28 января 2018.
  5. ^ а б Смит, Майкл Джон Себастьян (1997). Интегральные схемы для конкретных приложений. Эддисон-Уэсли Профессионал. ISBN  978-0-201-50022-6.
  6. ^ Херли, Джейден Маклин и Кармен. (2019). Логический Дизайн. EDTECH. ISBN  978-1-83947-319-7. OCLC  1132366891.
  7. ^ Баркалов Александр; Титаренко, Лариса; Мазуркевич, Малгожата (2019). Основы встроенных систем. Исследования в области систем, принятия решений и управления. 195. Чам: Издательство Springer International. Дои:10.1007/978-3-030-11961-4. ISBN  9783030119607.
  8. ^ IEEE ASSP, выпуск 2, часть 1 - апрель 1984 г.

Источники

внешние ссылки