Бит-последовательная архитектура - Bit-serial architecture
В цифровая логика Приложения, бит-последовательные архитектуры отправлять данные по одному биту по одному проводу, в отличие от бит-параллельный слово архитектуры, в которых значения данных отправляются сразу всеми битами или словом по группе проводов.
Все цифровые компьютеры, построенные до 1951 года, и большая часть ранних массивная параллельная обработка машины использовали битовую последовательную архитектуру - они были последовательные компьютеры.
Бит-последовательные архитектуры были разработаны для цифровая обработка сигналов в 1960–1980-х годах, включая эффективные структуры для последовательного умножения и накопления.[1]
Часто N последовательных процессоров занимают меньше площади FPGA и имеют более высокую общую производительность, чем один N-битный параллельный процессор.[2]
Смотрите также
Рекомендации
- ^ Denyer, Питер Б.; Реншоу, Дэвид (1985). Обработка сигналов СБИС: последовательный битовый подход. Серия систем СБИС. Эддисон-Уэсли. ISBN 978-0-201-13306-6.
- ^ Раймонд Дж. Андрака.«Создание высокопроизводительного последовательного процессора битов в ПЛИС».
внешняя ссылка
- Применение FPGA технология для ускорения конечная разность во временной области (FDTD) метод
- BIT-последовательный КИХ-фильтры с коэффициентами CSD для ПЛИС
 | Этот Информатика статья - это заглушка. Вы можете помочь Википедии расширяя это. |