Графическое ядро ​​Next - Graphics Core Next

Общая блок-схема графического процессора. «Графическое ядро ​​Next» относится ко всему графическому процессору; следовательно, возможно, что одна и та же версия GCA (3D-движок) сочетается с разными версиями DIF. AMD называет DIF (интерфейс дисплея) DCE (механизм контроллера дисплея). Например, графические процессоры Polaris имеют тот же GCA / GFX, что и их предшественники. Строго говоря, изначально GCN относилось исключительно к GCA.

Графическое ядро ​​Next (GCN[1]) это кодовое название как для серии микроархитектуры а также для архитектура набора команд это было разработано AMD для них GPU как преемник их TeraScale микроархитектура / набор инструкций. Первый продукт с GCN был запущен 9 января 2012 года.[2]

GCN - это RISC SIMD (или скорее SIMT ) микроархитектура, контрастирующая VLIW SIMD архитектура TeraScale. GCN требует значительно больше транзисторов, чем TeraScale, но дает преимущества для ГПГПУ вычисление. Это упрощает компилятор и также должно способствовать лучшему использованию.[нужна цитата ]

Графические чипы GCN сфабрикованный с CMOS в 28 нм, и с FinFET в 14 нм (к Samsung Electronics и GlobalFoundries ) и 7 нм (к TSMC ), доступный на некоторых моделях в Radeon HD 7000, HD 8000, 200, 300, 400, 500 и Вега серия видеокарт AMD Radeon, включая отдельно выпущенную Radeon VII. GCN также используется в графической части Ускоренные процессоры AMD (APU), например, в PlayStation 4 и Xbox One ВСУ.

Набор инструкций

Набор команд GCN принадлежит AMD (которой также принадлежит Набор инструкций X86-64 ). Набор команд GCN был разработан специально для графических процессоров (и GPGPU) и, например, не имеет микрооперация за разделение.

Документация доступна для:

An Генератор кода LLVM (внутренняя часть компилятора) доступна для набора команд GCN.[4] Он используется Меса 3D.

В Коллекция компиляторов GNU (GCC) поддерживает GCN 3 (Fiji, Carrizo) и GCN 5 (Vega) с 2019 года (GCC 9)[5] для однопоточных автономных программ и с GCC 10, также выгружающих через OpenMP и OpenACC.[6]

MIAOW представляет собой RTL-реализацию набора инструкций AMD Southern Islands GPGPU с открытым исходным кодом (также известного как Graphics Core Next).

В ноябре 2015 года AMD объявила о «Больцмановской инициативе». Инициатива AMD Boltzmann позволит переносить CUDA -на основе приложений к общему C ++ модель программирования.[7]

На выставке "Super Computing 15" AMD представила свой Heterogenic Compute Compiler (HCC), драйвер Linux для автономного управления и HSA инфраструктура времени выполнения для кластерного класса, инструмент высокопроизводительных вычислений (HPC) и интерфейс гетерогенных вычислений для переносимости (HIP) для переноса приложений на основе CUDA на общую модель программирования C ++.

Микроархитектуры

По состоянию на июль 2017 года семейство микроархитектур, реализующее идентично называемый набор инструкций Graphics Core Next, претерпело пять итераций. Различия в наборе инструкций минимальны и не слишком отличаются друг от друга. Исключением является архитектура GCN пятого поколения, которая сильно модифицировала потоковые процессоры для повышения производительности и поддержки одновременной обработки двух чисел с более низкой точностью вместо одного числа с более высокой точностью.[8]

Обработка команд

Обработка команд GCN: каждая асинхронная вычислительная машина (ACE) может анализировать входящие команды и отправлять работу вычислительным модулям (CU). Каждый ACE может управлять до 8 независимыми очередями. ACE могут работать параллельно с графическим командным процессором и двумя механизмами DMA. Процессор графических команд обрабатывает очереди графики, ACE обрабатывает очереди вычислений, а механизмы DMA обрабатывают очереди копирования. Каждая очередь может отправлять рабочие элементы, не дожидаясь завершения других задач, что позволяет чередовать независимые потоки команд в шейдере графического процессора.

Графический командный процессор

«Графический командный процессор» (GCP) - это функциональная единица микроархитектуры GCN. Помимо прочего, он отвечает за асинхронные шейдеры. Короткое видео Асинхронные шейдеры AMD визуализирует различия между "многопоточностью", "упреждение " и "Асинхронные шейдеры[9]".

Асинхронный вычислительный механизм

Асинхронная вычислительная машина (ACE) - это отдельный функциональный блок, служащий вычислительным целям. Его назначение аналогично назначению графического командного процессора.[двусмысленный ]

Планировщик

Начиная с третьей итерации GCN, оборудование содержит два планировщика: один для планирования волновых фронтов во время выполнения шейдера (CU Scheduler, см. Ниже) и новый для планирования выполнения очередей отрисовки и вычислений. Последний помогает повысить производительность, выполняя вычислительные операции, когда CU недостаточно используются из-за того, что графические команды ограничены фиксированной скоростью конвейера функций или полосой пропускания. Эта функция известна как асинхронное вычисление.

Для данного шейдера драйверы графического процессора также должны выбрать правильный порядок инструкций, чтобы минимизировать задержку. Это делается на центральном процессоре и иногда называется «планирование».

Геометрический процессор

Процессор геометрии

Геометрический процессор содержит ассемблер геометрии, тесселлер и вершинный ассемблер.

GCN Tesselator процессора Geometry может выполнять мозаика в аппаратном обеспечении, как определено Direct3D 11 и OpenGL 4.5 (см. AMD 21 января 2017 г.).[10]

GCN Tesselator - это самый последний SIP-блок AMD. ATI TruForm и аппаратная тесселяция в TeraScale.

Вычислительные единицы

Один вычислительный блок объединяет 64 шейдер процессоров с 4 TMU.[11][12] Вычислительный блок отделен от единицы вывода рендеринга (ROP).[12] Каждый вычислительный модуль состоит из CU Scheduler, Branch & Message Unit, 4 векторных модуля SIMD (каждый шириной по 16 полос), 4 файлов VGPR по 64 КБ, 1 скалярного модуля, файла GPR 4 КБ, локального общего ресурса данных размером 64 КБ, 4 блока текстурных фильтров, 16 блоков загрузки / сохранения текстурных выборок и кэш L1 объемом 16 КиБ. Четыре вычислительных блока подключены для совместного использования кэша инструкций размером 16 КиБ и кэша скалярных данных размером 32 КБайт. Они поддерживаются кешем L2. SIMD-VU работает с 16 элементами одновременно (за цикл), а SU может работать только с одним элементом (один за цикл). Кроме того, SU выполняет некоторые другие операции, такие как ветвление.[13]

Каждый SIMD-VU имеет частную память, в которой хранятся его регистры. Есть два типа регистров: скалярные регистры (s0, s1 и т. Д.), Каждый из которых содержит 4 байта, и векторные регистры (v0, v1 и т. Д.), Которые представляют собой набор из 64 4-х байтовых номеров каждый. Когда вы работаете с векторными регистрами, каждая операция выполняется параллельно с 64 числами. Каждый раз, когда вы работаете с ними, вы фактически работаете с 64 входами. Например, вы работаете с 64 разными пикселями одновременно (для каждого из них входы немного отличаются, и поэтому вы получаете немного другой цвет в конце).

Каждый SIMD-VU имеет место для 512 скалярных регистров и 256 векторных регистров.

Планировщик CU

Планировщик CU - это аппаратный функциональный блок, выбирающий для SIMD-VU, какие волновые фронты выполнять. Для планирования он выбирает один SIMD-VU на цикл. Не следует путать с другими планировщиками аппаратного или программного обеспечения.

Волновой фронт
А 'шейдер '- небольшая программа, написанная на GLSL который выполняет обработку графики, а 'ядро '- небольшая программа, написанная на OpenCL и выполняющая обработку GPGPU. Этим процессам не нужно так много регистров, им нужно загружать данные из системной или графической памяти. Эта операция имеет значительную задержку. AMD и Nvidia выбрали аналогичные подходы, чтобы скрыть эту неизбежную задержку: группировка нескольких потоки. AMD называет такую ​​группу волновым фронтом, а Nvidia - деформацией. Группа потоков - это самая основная единица планирования графических процессоров, реализующих этот подход для скрытия задержки, это минимальный размер данных, обрабатываемых в режиме SIMD, наименьшая исполняемая единица кода, способ обработки одной инструкции по всем потокам. в нем одновременно.

Во всех GCN-GPU «волновой фронт» состоит из 64 потоков, а во всех графических процессорах Nvidia «warp» состоит из 32 потоков.

Решение AMD состоит в том, чтобы присвоить каждому SIMD-VU несколько волновых фронтов. Аппаратное обеспечение распределяет регистры по разным волновым фронтам, и когда один волновой фронт ожидает некоторого результата, который находится в памяти, планировщик CU решает заставить SIMD-VU работать на другом волновом фронте. Волновые фронты привязаны к SIMD-VU. SIMD-VU не обмениваются волновыми фронтами. Максимум 10 волновых фронтов можно отнести к SIMD-VU (таким образом, 40 на CU).

AMD CodeXL показывает таблицы с отношениями между количеством SGPR и VGPR к количеству волновых фронтов, но в основном для SGPRS это min (104, 512 / numwavefronts) и VGPRS 256 / numwavefronts.

Обратите внимание, что в сочетании с Инструкции SSE эту концепцию базового уровня параллелизма часто называют «шириной вектора». Ширина вектора характеризуется общим количеством битов в нем.

Векторный блок SIMD

Каждый векторный блок SIMD имеет:

Каждый SIMD-VU имеет 10 буферов инструкций волнового фронта, и для выполнения одного волнового фронта требуется 4 цикла.

Блоки ускорения аудио и видео

Многие реализации GCN обычно сопровождаются несколькими другими решениями AMD. ASIC блоки. Включая, но не ограничиваясь этим Единый видеодекодер, Механизм кодирования видео, и AMD TrueAudio.

Механизм кодирования видео

TrueAudio

Единая виртуальная память

В превью в 2011 году АнандТех писал об объединенной виртуальной памяти, поддерживаемой Graphics Core Next.[14]

  • Архитектура классического настольного компьютера с ярко выраженной видеокарта над PCI Express. CPU и GPU имеют отдельную физическую память с разными адресными пространствами. Все данные необходимо скопировать по шине PCIe. Примечание: на диаграмме показана пропускная способность, но не задержка памяти.

  • GCN поддерживает «единую виртуальную память», что позволяет нулевая копия, вместо данных только указатели скопированы, «пройдены». Это первостепенно HSA особенность.

  • Интегрированные графические решения (и AMD APU с Графика TeraScale ) страдают под разделенная основная память: часть системной памяти выделяется исключительно графическому процессору. Нулевое копирование невозможно, данные должны быть скопированы (по шине системной памяти) из одного раздела в другой.

  • AMD APU с графикой GCN прирост от единая основная память сохранение ограниченной пропускной способности.[15]

Гетерогенная системная архитектура (HSA)

GCN включает специальные функциональные блоки, которые будут использоваться HSA. Поддержка этих функциональных блоков доступна через amdkfd начиная с ядра Linux 3.19.[16]

Некоторые из специфических HSA функции, реализованные в оборудовании, нуждаются в поддержке со стороны операционной системы ядро (его подсистемы) и / или от конкретных драйверов устройств. Например, в июле 2014 года AMD опубликовала набор из 83 патчей, которые необходимо объединить в Основная линия ядра Linux 3.17 для поддержки своего графического ядра на базе Next Radeon видеокарты. Специальный драйвер под названием «Драйвер ядра HSA» находится в каталоге / драйверы / gpu / hsa в то время как DRM -графические драйверы устройств находятся в / драйверы / GPU / DRM[17] и дополняет уже существующий драйвер DRM для карт Radeon.[18] Эта самая первая реализация фокусируется на одном ВСУ "Кавери" и работает вместе с существующим графическим драйвером ядра Radeon (kgd).

Сжатие дельта-цветов без потерь

Планировщики оборудования

Они используются для составления расписания[19] и разгрузить назначение очередей вычислений для ACE от драйвера к оборудованию путем буферизации этих очередей до тех пор, пока не будет хотя бы одна пустая очередь хотя бы в одном ACE, в результате чего HWS немедленно назначит буферизованные очереди для ACE, пока все очереди не будут заполнены или больше нет очередей для безопасного назначения.[20] Часть выполняемой работы по планированию включает в себя очереди с приоритетами, которые позволяют критическим задачам выполняться с более высоким приоритетом, чем другие задачи, без необходимости вытеснения задач с более низким приоритетом для выполнения задачи с высоким приоритетом, что позволяет задачам выполняться одновременно с задачами с высоким приоритетом запланировано, чтобы максимально использовать графический процессор, позволяя другим задачам использовать ресурсы, которые не используются задачами с высоким приоритетом.[19] По сути, это асинхронные вычислительные машины, в которых отсутствуют диспетчерские контроллеры.[19] Впервые они были представлены в микроархитектуре GCN четвертого поколения,[19] но присутствовали в микроархитектуре GCN третьего поколения для целей внутреннего тестирования.[21] Обновление драйвера позволило использовать аппаратные планировщики в частях GCN третьего поколения для производственного использования.[19]

Примитивный ускоритель сброса

Этот блок сбрасывает вырожденные треугольники перед тем, как они войдут в вершинный шейдер, и треугольники, которые не покрывают никаких фрагментов, прежде чем они войдут в шейдер фрагментов.[22] Это устройство было представлено с микроархитектурой GCN четвертого поколения.[22]

Поколения

Графическое ядро ​​Next 1

Графическое ядро ​​AMD Next 1
Дата выходаЯнварь 2012 г.; 8 лет назад (Январь 2012 г.)[нужна цитата ]
История
ПредшественникTeraScale 3
ПреемникГрафическое ядро ​​Next 2

Микроархитектура GCN 1 использовалась в нескольких Radeon HD 7000 серии видеокарты.

Снимок графического процессора Tahiti, использованного в видеокартах Radeon HD 7950 GHz Edition
  • поддержка 64-битной адресации (x86-64 адресное пространство) с единым адресным пространством для CPU и GPU[14]
  • поддержка частично резидентных текстур,[24] которые включают поддержку виртуальной памяти через DirectX и OpenGL расширения
  • AMD PowerTune поддержка, которая динамически регулирует производительность, чтобы оставаться в пределах определенного TDP[25]
  • Поддержка для Мантия (API)

Существуют асинхронные вычислительные машины, управляющие вычислениями и диспетчеризацией.[13][26]

ZeroCore Power

ZeroCore Power - это технология энергосбережения при длительном простое, отключающая функциональные блоки графического процессора, когда они не используются.[27] Дополнения к технологии AMD ZeroCore Power AMD PowerTune.

Чипсы

дискретные графические процессоры (семейство Southern Islands):

  • Oland
  • Кабо-Верде
  • Питкэрн
  • Таити

Графическое ядро ​​Next 2

Графическое ядро ​​AMD Next 2
Дата выходаСентябрь 2013; 7 лет назад (Сентябрь 2013)[нужна цитата ]
История
ПредшественникГрафическое ядро ​​Next 1
ПреемникГрафическое ядро ​​Next 3
AMD PowerTune "Бонэйр"
Снимок графического процессора Hawaii, использованного в видеокартах Radeon R9 290

GCN 2-го поколения было представлено с Radeon HD 7790 а также встречается в Radeon HD 8770, R7 260 / 260X, R9 290 / 290X, R9 295X2, R7 360, R9 390 / 390X, а также Каток -основан Настольные APU Kaveri и Мобильные APU Kaveri и в Пума -основан ВСУ "Бима" и "Маллинз". Он имеет множество преимуществ по сравнению с исходной GCN, в том числе FreeSync поддерживать, AMD TrueAudio и исправленная версия AMD PowerTune технологии.

GCN 2-го поколения представила сущность под названием «Shader Engine» (SE). Shader Engine включает в себя один геометрический процессор, до 44 CU (чип Hawaii), растеризаторы, ROP, и кеш L1. В состав Shader Engine не входят графический командный процессор, 8 элементов управления доступом, контроллеры кэш-памяти и памяти L2, а также ускорители звука и видео, контроллеры дисплея, 2 DMA контроллеры и PCIe интерфейс.

В А10-7850К «Кавери» содержит 8 CU (вычислительных единиц) и 8 асинхронных вычислительных модулей для независимого планирования и диспетчеризации рабочих элементов.[28]

На AMD Developer Summit (APU) в ноябре 2013 Майкл Мантор представил Radeon R9 290X.[29]

Чипсы

дискретные графические процессоры (семейство Sea Islands):

  • Бонэйр
  • Гавайи

интегрированы в APU:

  • Темаш
  • Кабини
  • Ливерпуль (то есть APU, установленный на PlayStation 4)
  • Durango (то есть APU, установленный в Xbox One и Xbox One S)
  • Кавери
  • Годавари
  • Mullins
  • Beema
  • Карризо-Л

Графическое ядро ​​Next 3

Графическое ядро ​​AMD Next 3
Дата выходаИюнь 2015 г.; 5 лет назад (Июнь 2015 г.)[нужна цитата ]
История
ПредшественникГрафическое ядро ​​Next 2
ПреемникГрафическое ядро ​​Next 4
Снимок графического процессора Fiji, использованного в видеокартах Radeon R9 Nano

GCN 3-го поколения[30] был представлен в 2014 году с Radeon R9 285 и R9 M295X с графическим процессором «Тонга». Он отличается улучшенной производительностью тесселяции, сжатием дельта-цвета без потерь для уменьшения использования полосы пропускания памяти, обновленным и более эффективным набором инструкций, новым высококачественным скейлером для видео и новым мультимедийным движком (видеокодер / декодер). В Mesa поддерживается сжатие дельта-цветов.[31] Однако его производительность с двойной точностью хуже по сравнению с предыдущим поколением.[32]

Чипсы

дискретные графические процессоры:

интегрированы в APU:

  • Carrizo, поставляется с UVD 6.0
  • Бристольский хребет[33]
  • Stoney Ridge[33]

Графическое ядро ​​Next 4

Графическое ядро ​​AMD Next 4
Дата выходаИюнь 2016 г.; 4 года назад (Июнь 2016 г.)[нужна цитата ]
История
ПредшественникГрафическое ядро ​​Next 3
ПреемникГрафическое ядро ​​Next 5
Снимок графического процессора Polaris 11, используемого в видеокартах Radeon RX 460
Снимок графического процессора Polaris 10, используемого в видеокартах Radeon RX 470

Графические процессоры семейства Arctic Islands были представлены во втором квартале 2016 года с AMD Radeon 400 серии. 3D-движок (например, GCA (Graphics and Compute array) или GFX) идентичен таковому в чипах Tonga.[34] Но Polaris оснащен более новым движком Display Controller, UVD версии 6.3 и т. Д.

Все чипы на базе Polaris, кроме Polaris 30, производятся на 14 нм FinFET процесс, разработанный Samsung Electronics и имеет лицензию на GlobalFoundries.[35] Чуть более свежий обновленный Polaris 30 построен на базе 12 нм Технологический узел LP FinFET, разработанный Samsung и GlobalFoundries. Архитектура набора команд GCN четвертого поколения совместима с третьим поколением. Это оптимизация для 14-нм процесса FinFET, обеспечивающая более высокие тактовые частоты графического процессора, чем у третьего поколения GCN.[36] Архитектурные улучшения включают новые аппаратные планировщики, новый примитивный ускоритель отбрасывания, новый контроллер дисплея и обновленный UVD, который может декодировать HEVC с разрешением 4K со скоростью 60 кадров в секунду с 10 битами на канал цвета.

Чипсы

дискретные графические процессоры:[37]

  • Polaris 10 (также под кодовым названием Элсмир ) встречается на видеокартах под брендами Radeon RX 470 и Radeon RX 480.
  • Polaris 11 (также под кодовым названием Баффин ) встречается на видеокартах марки Radeon RX 460 (также Radeon RX 560D)
  • Polaris 12 (также под кодовым названием Lexa), установленный на видеокартах под брендами Radeon RX 550 и Radeon RX 540
  • Polaris 20, обновленный (14 нм LPP Samsung /GloFo FinFET процесс) Polaris 10 с более высокими тактовыми частотами, используемый для видеокарт под марками Radeon RX 570 и Radeon RX 580[38]
  • Polaris 21, который представляет собой обновленный (14 нм LPP процесс Samsung / GloFo FinFET) Polaris 11, используемый для видеокарт марки Radeon RX 560.
  • Polaris 22, установленный на видеокартах под брендами Radeon RX Vega M GH и Radeon RX Vega M GL.
  • Polaris 30, обновленный (12 нм LP GloFo FinFET процесс) Polaris 20 с более высокими тактовыми частотами, используемый для видеокарт марки Radeon RX 590[39]

Точность работы

Производительность FP64 всех графических процессоров GCN 4-го поколения составляет 1/16 производительности FP32.

Графическое ядро ​​Next 5

Графическое ядро ​​AMD Next 5
Дата выходаИюнь 2017 г.; 3 года назад (Июнь 2017 г.)[нужна цитата ]
История
ПредшественникГрафическое ядро ​​Next 4
ПреемникРДНА 1
Смотрите также: AMD RX Vega серии
Снимок графического процессора Vega 10, используемого в видеокартах Radeon RX Vega 64

AMD начала публиковать подробную информацию о своем следующем поколении архитектуры GCN, получившей название `` вычислительный блок нового поколения '', в январе 2017 года.[36][40][41] В новом дизайне ожидалось увеличение инструкции в час, выше тактовые частоты, Поддержка для HBM2, большая память адресное пространство. Наборы микросхем дискретной графики также включают «HBCC (High Bandwidth Cache Controller)», но не при интеграции в APU.[42] Кроме того, ожидается, что новые чипы будут включать улучшения в Растеризация и Единицы вывода визуализации. В потоковые процессоры сильно модифицированы по сравнению с предыдущими поколениями для поддержки упакованной математической технологии Rapid Pack Math для 8-битных, 16-битных и 32-битных чисел. Это дает значительное преимущество в производительности, когда приемлема более низкая точность (например, обработка двух половинная точность номера по той же ставке, что и одиночный одинарная точность номер).

Nvidia представила растеризацию и биннинг на основе тайлов с Максвелл,[43] и это было большой причиной повышения эффективности Максвелла. В январе, АнандТех предполагалось, что Vega наконец догонит Nvidia в отношении оптимизации энергоэффективности благодаря новому «DSBR (Draw Stream Binning Rasterizer)», который будет представлен вместе с Vega.[44]

Также добавлена ​​поддержка нового шейдер stage - Примитивные шейдеры.[45][46] Примитивные шейдеры обеспечивают более гибкую обработку геометрии и заменяют вершина и геометрические шейдеры в конвейере рендеринга. По состоянию на декабрь 2018 года примитивные шейдеры нельзя использовать, поскольку необходимые изменения API еще не внесены.[47]

Vega 10 и Vega 12 используют 14 нм FinFET процесс, разработанный Samsung Electronics и имеет лицензию на GlobalFoundries. Vega 20 использует 7 нм FinFET процесс, разработанный TSMC.

Чипсы

дискретные графические процессоры:

  • Вега 10 (14 нм Samsung /GloFo FinFET процесс) (также под кодовым названием Гренландия[48]) на видеокартах Radeon RX Vega 64, Radeon RX Vega 56, Radeon Vega Frontier Edition, Radeon Pro V340, Radeon Pro WX 9100 и Radeon Pro WX 8200[49]
  • Vega 12 (14-нм процесс Samsung / GloFo FinFET) в мобильных видеокартах под брендами Radeon Pro Vega 20 и Radeon Pro Vega 16[50]
  • Вега 20 (7 нм TSMC Процесс FinFET), обнаруженный на картах ускорителей под маркой Radeon Instinct MI50 и Radeon Instinct MI60,[51] Видеокарты под брендами Radeon Pro Vega II и Radeon VII.[52]

интегрированы в APU:

  • Рэйвен Ридж[53] поставляется с VCN 1, который заменяет VCE и UVD и допускает полное декодирование VP9 с фиксированной функцией.

Точность работы

С плавающей запятой двойной точности (FP64) производительность всех GPU GCN 5-го поколения, кроме Vega 20, составляет 1/16 производительности FP32. Для Vega 20 это 1/2 производительности FP32.[54]Поддержка всех графических процессоров GCN 5-го поколения с плавающей запятой половинной точности (FP16) вычислений, что вдвое превышает производительность FP32.

Смотрите также

внешняя ссылка

Рекомендации

  1. ^ AMD Developer Central (31 января 2014 г.). «GS-4106 Архитектура AMD GCN - Ускоренный курс, Лейла Ма». Slideshare.net.
  2. ^ «AMD представляет самую быструю в мире видеокарту с одним GPU - AMD Radeon HD 7970» (Пресс-релиз). AMD. 22 декабря 2011 г. Архивировано с оригинал 20 января 2015 г.. Получено 20 января, 2015.
  3. ^ «Форумы сообщества AMD». Community.amd.com.
  4. ^ "LLVM back-end amdgpu". Llvm.org.
  5. ^ «Изменения, новые функции и исправления GCC 9 Release Series». Получено 13 ноября 2019.
  6. ^ «Поддержка разгрузки AMD GCN». Получено 13 ноября 2019.
  7. ^ «Инициатива AMD Boltzmann - интерфейс гетерогенных вычислений для обеспечения переносимости (HIP)». 16 ноября 2015 года. В архиве с оригинала 26 января 2016 г.. Получено 8 декабря, 2019.
  8. ^ Смит, Райан (5 января 2017 г.). «Предварительный просмотр архитектуры графического процессора AMD Vega». Anandtech.com. Получено 11 июля, 2017.
  9. ^ Смит, Райан. «AMD углубляется в асинхронное затенение». Anandtech.com.
  10. ^ «Группа Хронос». Khronos.org. 26 октября 2017 года.
  11. ^ Технический документ по вычислительным ядрам (PDF). AMD. 2014. с. 5.
  12. ^ а б Смит, Райан (21 декабря 2011 г.). «Следующий предварительный просмотр графического ядра AMD». Anandtech.com. Получено 18 апреля, 2017.
  13. ^ а б Мантор, Майкл; Хьюстон, Майк (15 июня 2011 г.). «Графическое ядро ​​AMD Next» (pdf). AMD. п. 40. Получено 15 июля, 2014. Асинхронная вычислительная машина (ACE)
  14. ^ а б «Не только новая архитектура, но и новые возможности». АнандТех. 21 декабря 2011 г.. Получено 11 июля, 2014.
  15. ^ «Микроархитектура Кавери». Полуточный. 15 января 2014 г.
  16. ^ Эйрли, Дэйв (26 ноября 2014 г.). «Объединить АМДКФД». freedesktop.org. Получено 21 января, 2015.
  17. ^ "/ драйверы / gpu / drm". Kernel.org.
  18. ^ "[PATCH 00/83] Драйвер ядра AMD HSA". LKML. 10 июля 2014 г.. Получено 11 июля, 2014.
  19. ^ а б c d е Анджелини, Крис (29 июня 2016 г.). «Обзор AMD Radeon RX 480 8GB». Оборудование Тома. п. 1. Получено 11 августа, 2016.
  20. ^ «Рассмотрение архитектуры Полярной звезды» (PDF). 2016. Архивировано с оригинал (PDF) 20 сентября 2016 г.. Получено 12 августа, 2016.
  21. ^ Shrout, Райан (29 июня 2016 г.). «Обзор AMD Radeon RX 480 - обещание Polaris». Перспектива ПК. п. 2. Архивировано из оригинал 10 октября 2016 г.. Получено 12 августа, 2016.
  22. ^ а б Смит, Райан (29 июня 2016 г.). «Предварительный просмотр AMD Radeon RX 480: Polaris делает его популярным». АнандТех. п. 3. Получено 11 августа, 2016.
  23. ^ «AMD Radeon HD 7000 Series будет совместима с PCI-Express 3.0». TechPowerUp. Получено 21 июля, 2011.
  24. ^ «AMD подробно описывает архитектуру графического процессора следующего поколения». Получено 3 августа, 2011.
  25. ^ Тони Чен, Джейсон Гривз, «Архитектура AMD Graphics Core Next (GCN)» (PDF), AMD, получено 13 августа, 2016CS1 maint: использует параметр авторов (связь)
  26. ^ «Следующий предварительный обзор графического ядра AMD: новый графический процессор AMD, спроектированный для вычислений». АнандТех. 21 декабря 2011 г.. Получено 15 июля, 2014. Новые асинхронные вычислительные машины AMD служат в качестве командных процессоров для вычислительных операций в GCN. Основная цель ACE будет заключаться в приеме работы и отправке ее в CU для обработки.
  27. ^ «Управление мощностью на холостом ходу: знакомство с ZeroCore Power». AnandTech.com. 22 декабря 2011 г.. Получено 29 апреля, 2015.
  28. ^ «Тестирование AMD Kaveri A10-7850K». АнандТех. 14 января 2014 г.. Получено 7 июля, 2014.
  29. ^ «AMD Radeon R9-290X». 21 ноября 2013 года.
  30. ^ "Обзор Carrizo" (PNG). Images.anandtech.com. Получено 20 июля 2018.
  31. ^ «Добавить поддержку DCC». Freedesktop.org. 11 октября 2015 года.
  32. ^ Смит, Райан (10 сентября 2014 г.). «Обзор AMD Radeon R9 285». Anandtech.com. Получено 13 марта, 2017.
  33. ^ а б Катресс, Ян (1 июня 2016 г.). «AMD представляет APU 7-го поколения». Anandtech.com. Получено 1 июня, 2016.
  34. ^ «Матрица характеристик Radeon: GCA».
  35. ^ «Radeon Technologies Group - Январь 2016 - Архитектура AMD Polaris». Guru3d.com.
  36. ^ а б Смит, Райан (5 января 2017 г.). «Тизер архитектуры AMD Vega: более высокий IPC, тайлинг и многое другое, выйдет в первом полугодии 2017 года». Anandtech.com. Получено 10 января, 2017.
  37. ^ WhyCry (24 марта 2016 г.). «AMD подтверждает, что Polaris 10 - это Ellesmere, а Polaris 11 - это Baffin». VideoCardz. Получено 8 апреля, 2016.
  38. ^ "Быстрая установка оборудования для AMD Radeon RX 500 Serie geleakt". www.3dcenter.org.
  39. ^ О, Нейт (15 ноября 2018 г.). «Обзор AMD Radeon RX 590 с участием XFX и PowerColor: Polaris Returns (снова)». anandtech.com. Получено 24 ноября, 2018.
  40. ^ Кампман, Джефф (5 января 2017 г.). «Занавес поднимается на архитектуру AMD Vega». TechReport.com. Получено 10 января, 2017.
  41. ^ Shrout, Райан (5 января 2017 г.). «Предварительный просмотр архитектуры графического процессора AMD Vega: переработанная архитектура памяти». Перспектива ПК. Получено 10 января, 2017.
  42. ^ Кампман, Джефф (26 октября 2017 г.). «Представлены APU AMD Ryzen 7 2700U и Ryzen 5 2500U». Techreport.com. Получено 26 октября, 2017.
  43. ^ Raevenlord (1 марта 2017 г.). «О рендеринге NVIDIA на основе плитки». techPowerUp.
  44. ^ "Vega Teaser: Draw Stream Binning Rasterizer". Anandtech.com.
  45. ^ «Обнародована Radeon RX Vega: AMD обещает производительность в играх 4K за 499 долларов - Trusted Reviews». Trustedreviews.com. 31 июля 2017 года.
  46. ^ «Занавес поднимается на архитектуру AMD Vega». Techreport.com.
  47. ^ Кампман, Джефф (23 января 2018 г.). «Примитивные шейдеры Radeon RX Vega потребуют поддержки API». Techreport.com. Получено 29 декабря, 2018.
  48. ^ «ROCm-OpenCL-Runtime / libUtils.cpp на главном сервере · RadeonOpenCompute / ROCm-OpenCL-Runtime». github.com. 3 мая 2017 г.. Получено 10 ноября, 2018.
  49. ^ «Обзор AMD Radeon RX Vega 64 и RX Vega 56: Vega Burning Bright». Anandtech.com. 14 августа 2017 г.. Получено 16 ноября, 2017.
  50. ^ «AMD Vega Mobile Lives: Vega Pro 20 и 16 в обновленных MacBook Pro в ноябре». Anandtech.com. 30 октября 2018 г.. Получено 10 ноября, 2018.
  51. ^ «AMD представляет ускорители Radeon Instinct MI60 и MI50: на базе 7-нм Vega». Anandtech.com. 6 ноября 2018 г.. Получено 10 ноября, 2018.
  52. ^ «AMD представляет первый в мире 7-нм игровой графический процессор, обеспечивающий исключительную производительность и невероятные возможности для геймеров, создателей и энтузиастов» (Пресс-релиз). Лас-Вегас, Невада: AMD. 9 января 2019 г.,. Получено 12 января, 2019.
  53. ^ Феррейра, Бруно (16 мая 2017 г.). «APU Ryzen Mobile приходят к ноутбуку рядом с вами». Технический отчет. Получено 16 мая, 2017.
  54. ^ «AMD представляет первые в мире 7-нм графические процессоры для центров обработки данных - движущую силу следующей эры искусственного интеллекта, облачных вычислений и высокопроизводительных вычислений (HPC) | AMD». AMD.com (Пресс-релиз). 6 ноября 2018 г.. Получено 10 ноября, 2018.