Многопользовательское устройство - Multigate device

Двухзатворный MOSFET и схематический символ

А многопользовательское устройство, многозатворный полевой МОП-транзистор или же полевой транзистор с несколькими затворами (MuGFET) относится к полевой транзистор металл – оксид – полупроводник (MOSFET), который включает более одного ворота в одно устройство. Множество затворов могут управляться одним электродом затвора, при этом несколько поверхностей затвора электрически действуют как единый затвор, или независимыми электродами затвора. Многозатворное устройство, использующее независимые электроды затвора, иногда называют полевой транзистор с несколькими независимыми затворами (MIGFET). Наиболее широко используемыми устройствами с несколькими воротами являются FinFET (плавниковый полевой транзистор) и GAAFET (полевой транзистор с круговым затвором), которые не являются планарными транзисторами, или 3D транзисторы.

Мульти-ворота транзисторы являются одной из нескольких стратегий, разрабатываемых MOS полупроводник производителей создавать все меньшие микропроцессоры и ячейки памяти, в просторечии называемый расширением Закон Мура (в его узкой, конкретной версии, касающейся масштабирования плотности, за исключением его небрежного исторического смешения с Масштабирование Деннарда ).[1] Об усилиях по разработке многозатворных транзисторов сообщили Электротехническая лаборатория, Toshiba, Гренобльский ИЯФ, Hitachi, IBM, TSMC, Калифорнийский университет в Беркли, Infineon Technologies, Intel, AMD, Samsung Electronics, KAIST, Freescale Semiconductor, и другие, и ITRS правильно предсказал, что такие устройства станут краеугольным камнем суб-32 нм технологии.[2] Основным препятствием на пути к широкому внедрению является технологичность, поскольку оба планарный и неплоские конструкции представляют значительные проблемы, особенно в отношении литография и узор. Другие дополнительные стратегии масштабирования устройства включают канал инженерия деформации, кремний на изоляторе -основанные технологии, и высокий-κ / металлические ворота материалы.

МОП-транзисторы с двумя затворами обычно используются в очень высокая частота (VHF) микшеры и в чувствительных входных усилителях VHF. Их можно приобрести у таких производителей, как Motorola, Полупроводники NXP, и Hitachi.[3][4][5]

Типы

Несколько моделей с несколькими воротами

В литературе можно найти десятки вариантов многозатворных транзисторов. В общем, эти варианты можно дифференцировать и классифицировать с точки зрения архитектуры (планарный или неплоской дизайн) и количества каналов / вентилей (2, 3 или 4).

Планарный двухзатворный MOSFET (DGMOS)

Планарный двухзатворный MOSFET (DGMOS) использует обычные планарный (послойное) производственные процессы для создания двойных ворот МОП-транзистор (полевой транзистор металл-оксид-полупроводник) устройства, избегая более строгих литография требования, связанные с неплоскими вертикальными транзисторными структурами. В планарных транзисторах с двойным затвором канал сток-исток зажат между двумя независимо изготовленными стопками затвор / затвор-оксид. Основная задача при изготовлении таких конструкций - добиться удовлетворительного самовыравнивания между верхними и нижними воротами.[6]

После того, как MOSFET был впервые продемонстрирован Мохамед Аталла и Давон Канг из Bell Labs в 1960 г.[7] концепция двойных ворот тонкопленочный транзистор (TFT) был предложен H.R. Farrah (Bendix Corporation ) и Р.Ф. Стейнбергом в 1967 году.[8] Концепция полевого МОП-транзистора с двумя затворами была позже предложена Тошихиро Секигава из Электротехническая лаборатория (ETL) в 1980 году патент описание планарного XMOS-транзистора.[9] Секигава сфабрикованный транзистор XMOS с Ютакой Хаяши на выставке ETL в 1984 году. Они продемонстрировали, что короткоканальные эффекты можно значительно сократить, если поместить полностью истощенный кремний на изоляторе (SOI) устройство между двумя электроды затвора соединены вместе.[10][11]

Демонстрация ETL вдохновила Гренобльский ИЯФ исследователи, в том числе Фрэнсис Балестра, Сорин Кристоловяну, М. Бенашир и Тарек Элева, чтобы изготовить полевой МОП-транзистор с двойным затвором, используя кремний тонкая пленка в 1987 году. Двухзатворное управление КНИ-транзисторами использовалось для принудительной инверсии всей кремниевой пленки (интерфейсных слоев и объема) (так называемый «MOSFET с инверсией объема») или сильного накопления (называемого «MOSFET с накоплением объема»). Этот метод работы транзистора, демонстрирующий электростатические свойства и масштабируемость многозатворных устройств, обеспечивает высокую производительность устройства, особенно значительное увеличение подпороговая крутизна, крутизна и ток стока. Программа моделирования и эксперименты на SIMOX конструкции использовались для изучения этого устройства.[12]

Секигава изготовил устройство XMOS с 2 мкм ворота длина в 1987 г.[9] В 1988 г. IBM исследовательская группа во главе с Биджан Давари изготовлено 180 нм до 250 нм двойной вентиль CMOS устройств.[13][14] В 1992 году Секигава изготовил 380 нм Устройство XMOS. В 1998 году Э. Сузуки изготовил 40 нм Устройство XMOS. В центре внимания ДГМОС исследования и разработки (R&D) впоследствии перешли от планарной технологии DGMOS к неплоской. FinFET (плавниковый полевой транзистор) и GAAFET (затворный полевой транзистор) технологии.[9]

FlexFET

FlexFET представляет собой планарный транзистор с независимым двойным затвором и дамасский металлический верхний затвор MOSFET и имплантированный нижний затвор JFET, которые самоустанавливаются в канавке затвора. Это устройство обладает высокой масштабируемостью за счет сублитографической длины канала; неимплантированные сверхмелые удлинители истока и стока; неэпи поднятые области истока и стока; и последний поток. FlexFET - это настоящий транзистор с двойным затвором в том, что (1) как верхний, так и нижний затвор обеспечивают работу транзистора, и (2) работа затвора связана таким образом, что операция верхнего затвора влияет на работу нижнего затвора, и наоборот.[15] Flexfet был разработан и производится American Semiconductor, Inc.

FinFET

Основная статья: FinFET
Двойные ворота FinFET устройство
An ТАК ЧТО Я FinFET МОП-транзистор
В NVIDIA GTX 1070, который использует 16 нм FinFET на основе Паскаль микросхема производства TSMC

FinFET (плавниковый полевой транзистор) - это тип неплоского транзистора или "трехмерного" транзистора (не путать с 3D микрочипы ).[16] FinFET - это разновидность традиционных полевых МОП-транзисторов, отличающаяся наличием тонкого кремниевого канала инверсии «ребра» наверху подложки, позволяющего затвору создавать две точки соприкосновения: левую и правую стороны ребра. Толщина ребра (измеренная в направлении от истока к сливу) определяет эффективную длину канала устройства. Закручивающаяся структура затвора обеспечивает лучший электрический контроль над каналом и, таким образом, помогает снизить ток утечки и преодолеть другие короткоканальные эффекты.

Первый тип Finfet-транзистора назывался «обедненный транзистор с обедненным каналом» или «ДЕЛЬТА», который был первым сфабрикованный к Центральная исследовательская лаборатория Hitachi Диг Хисамото, Тору Кага, Йошифуми Кавамото и Эйдзи Такеда в 1989 году.[17][10][18] В конце 1990-х Дай Хисамото начал сотрудничать с международной группой исследователей в области дальнейшего развития технологии DELTA, включая TSMC с Ченмин Ху и Калифорнийский университет в Беркли исследовательская группа, включающая Цу-Джэ Кинг Лю, Джеффри Бокор, Сюэцзюэ Хуанг, Лиланд Чанг, Ник Линдерт, С. Ахмед, Сайрус Табери, Ян-Кю Чой, Пушкар Ранаде, Шрирам Баласубраманян, А. Агарвал и М. Амин. В 1998 году команда разработала первый N-канал FinFET и успешно изготовленные устройства вплоть до 17 нм процесс. В следующем году они разработали первый P-канал FinFETs.[19] Они придумали термин «FinFET» (плавниковый полевой транзистор) в статье в декабре 2000 года.[20]

В настоящее время термин FinFET имеет менее точное определение. Среди микропроцессор производители, AMD, IBM, и Freescale описывают свои усилия по разработке двойных ворот как FinFET[21] развитие, тогда как Intel избегает использования этого термина при описании их тесно связанной архитектуры tri-gate.[22] В технической литературе FinFET используется в некотором общем смысле для описания любой архитектуры многозатворных транзисторов на основе ребер независимо от количества затворов. Обычно один FinFET-транзистор содержит несколько ребер, расположенных бок о бок и покрытых одним и тем же затвором, которые электрически действуют как один, чтобы увеличить мощность и производительность привода.[23] Затвор может также полностью закрывать плавник (ласт).

Транзистор 25 нм, работающий всего на 0,7вольт был продемонстрирован в декабре 2002 г. TSMC (Тайваньская компания по производству полупроводников). Дизайн "Omega FinFET" назван в честь сходства греческой буквы омега (Ω) и форма, в которой затвор оборачивается вокруг структуры истока / стока. Оно имеет задержка ворот всего 0,39пикосекунда (пс) для транзистора N-типа и 0,88 пс для P-типа.

В 2004 г. Samsung Electronics продемонстрировал конструкцию Bulk FinFET, которая сделала возможным массовое производство устройств FinFET. Они продемонстрировали динамику оперативная память (DRAM ) изготовлены с 90 нм Массовый процесс FinFET.[19] В 2006 году группа корейских исследователей из Корейский передовой институт науки и технологий (KAIST) и Национальный центр Nano Fab Center разработали 3 нм транзистор, самый маленький в мире наноэлектроника устройство, основанное на технологии FinFET.[24][25] В 2011, Университет Райса Исследователи Масуд Ростами и Картик Моханрам продемонстрировали, что FINFET-транзисторы могут иметь два электрически независимых затвора, что дает разработчикам схем больше гибкости при разработке эффективных затворов с низким энергопотреблением.[26]

В 2012 году Intel начала использовать FinFET для своих будущих коммерческих устройств. Утечки предполагают, что FinFET Intel имеет необычную форму треугольника, а не прямоугольника, и предполагается, что это может быть связано либо с тем, что треугольник имеет более высокую конструктивную прочность и может быть более надежно изготовлен, либо потому, что треугольная призма имеет более высокую площадь до -объемное соотношение, чем у прямоугольной призмы, что увеличивает коммутационную способность.[27]

В сентябре 2012 г. GlobalFoundries объявила о планах предложить 14-нанометровый техпроцесс с использованием трехмерных транзисторов FinFET в 2014 году.[28] В следующем месяце конкурирующая компания TSMC объявила о начале раннего или «рискованного» производства 16 нм FinFETS в ноябре 2013 года.[29]

В марте 2014 г. TSMC объявила, что приближается к реализации нескольких 16 нм FinFETs умирающий вафли производство процессы:[30]

  • 16 нм FinFET (4 квартал 2014 г.),
  • 16 нм FinFET + (cca[уточнить ] 4 квартал 2014 г.),
  • 16 нм FinFET «Турбо» (оценка 2015–2016 гг.).

AMD выпустила графические процессоры, использующие свою архитектуру микросхем Polaris и изготовленные на 14-нм FinFET в июне 2016 года.[31] Компания попыталась разработать дизайн, обеспечивающий «скачок в энергоэффективности поколений», а также стабильную частоту кадров для графики, игр, виртуальной реальности и мультимедийных приложений.[32]

В марте 2017 г. Samsung и eSilicon объявил о лента для производства 14 нм FinFET ASIC в корпусе 2.5D.[33][34]

Трехзатворный транзистор

А трехходовой Транзистор, также известный как транзистор с тремя затворами, представляет собой тип полевого МОП-транзистора с затвором на трех сторонах.[35] Транзистор с тройным затвором был впервые продемонстрирован в 1987 г. Toshiba исследовательская группа, в которую входят К. Хиеда, Фумио Хоригути и Х. Ватанабе. Они поняли, что полностью истощенное (FD) тело узкой массы Si Транзистор на основе транзистора помог улучшить переключение из-за уменьшения эффекта смещения корпуса.[36][37] В 1992 году MOSFET с тройным затвором был продемонстрирован компанией IBM исследователь Хон-Сум Вонг.[38]

Изготовление Tri-gate используется Intel для непланарной транзисторной архитектуры, используемой в Ivy Bridge, Haswell и Skylake процессоры. В этих транзисторах используется один затвор, установленный поверх двух вертикальных затворов (один затвор, обернутый по трем сторонам канала), что позволяет увеличить площадь поверхности в три раза для электроны путешествовать. Intel сообщает, что их транзисторы с тремя затворами уменьшают утечка и потреблять гораздо меньше мощность чем текущие транзисторы. Это позволяет увеличить скорость до 37% или потреблять менее 50% мощности транзисторов предыдущего типа, используемых Intel.[39][40]

Intel объясняет: «Дополнительный контроль позволяет протекать как можно большему току транзистора, когда транзистор находится в состоянии« включено »(для производительности), и как можно ближе к нулю, когда он находится в состоянии« выключено »(для минимизации энергопотребления. ), и позволяет транзистору очень быстро переключаться между двумя состояниями (опять же, для производительности) ».[41] Intel заявила, что все продукты после Sandy Bridge будут основаны на этой конструкции.

Intel анонсировала эту технологию в сентябре 2002 года.[42] Intel анонсировала «транзисторы с тремя затворами», которые увеличивают «эффективность переключения транзисторов и уменьшают утечку энергии». Год спустя, в сентябре 2003 г., AMD объявила, что работает над аналогичной технологией на Международной конференции по твердотельным устройствам и материалам.[43][44] Никаких дополнительных объявлений об этой технологии не было до объявления Intel в мае 2011 г., хотя на IDF 2011 было заявлено, что они продемонстрировали работоспособность. SRAM Чип, основанный на этой технологии на IDF 2009.[45]

23 апреля 2012 года Intel выпустила новую линейку процессоров, получившую название Ivy Bridge, в которых используются трехзатворные транзисторы.[46][47] Intel работает над своей архитектурой tri-gate с 2002 года, но потребовалось до 2011 года, чтобы решить проблемы массового производства. Новый тип транзистора был описан 4 мая 2011 года в Сан-Франциско.[48] Ожидается, что заводы Intel произведут модернизацию в течение 2011 и 2012 годов, чтобы иметь возможность производить процессоры Ivy Bridge.[49] А также используется в Intel Ivy Bridge чипы для настольных ПК, новые транзисторы также будут использоваться в Атом микросхемы для маломощных устройств.[48]

Период, термин трехходовой иногда используется в общем для обозначения любого многозатворного полевого транзистора с тремя эффективными затворами или каналами.[нужна цитата ]

Универсальный полевой транзистор (GAAFET)

Полевой транзистор с круговым затвором (GAA), сокращенно GAAFET, также известный как транзистор с окружающим затвором (SGT),[50][51] по своей концепции аналогичен FinFET, за исключением того, что материал затвора окружает область канала со всех сторон. В зависимости от конструкции полевые транзисторы с круговым затвором могут иметь два или четыре эффективных затвора. Полевые транзисторы со сквозным затвором были успешно охарактеризованы как теоретически, так и экспериментально.[52][53] Они также были успешно выгравированы на InGaAs нанопровода, у которых выше подвижность электронов чем кремний.[54] GAAFET являются преемниками FinFET, поскольку они могут работать с размерами менее 7 нм. Они использовались IBM для демонстрации 5 нм техпроцесс.

MOSFET с круговым затвором (GAA) был впервые продемонстрирован в 1988 г. Toshiba исследовательская группа, включающая Фудзио Масуока, Хироши Такато и Казумаса Сунучи, которые продемонстрировали вертикальный нанопроволочный GAAFET, который они назвали «транзистором с окружающим затвором» (SGT).[55][56][51] Масуока, наиболее известный как изобретатель флэш-память, позже покинул Toshiba и в 2004 году основал Unisantis Electronics, чтобы исследовать технологию окружающих ворот, а также Университет Тохоку.[57] В 2006 году группа корейских исследователей из Корейский передовой институт науки и технологий (KAIST) и Национальный центр Nano Fab Center разработали 3 нм транзистор, самый маленький в мире наноэлектроника устройство, основанное на круговой (GAA) Технология FinFET.[58][25]

По состоянию на 2020 год Samsung и Intel объявили о планах массового производства транзисторов GAAFET (в частности, транзисторов MBCFET), в то время как TSMC объявила, что они продолжат использовать FinFET в своем 3-нм узле,[59] несмотря на то, что TSMC разрабатывает транзисторы GAAFET.[60]

Многоканальный мостовой канал (MBC) FET

Канальный полевой транзистор с несколькими мостами (MBCFET) похож на GAAFET, за исключением использования нанолисты вместо нанопроволоки.[61] MBCFET - это товарный знак, зарегистрированный в США для компании Samsung Electronics.[62] Samsung планирует массовое производство MBCFET-транзисторов на 3 нм node для клиентов-литейщиков.[63] Intel также разрабатывает транзисторы типа «нанолента» MBCFET.[64]

Потребность отрасли

Планарные транзисторы были ядром интегральных схем в течение нескольких десятилетий, в течение которых размер отдельных транзисторов неуклонно уменьшался. По мере уменьшения размера планарные транзисторы все больше страдают от нежелательных эффект короткого канала, особенно ток утечки в закрытом состоянии, который увеличивает мощность холостого хода, требуемую устройством.[65]

В устройстве с несколькими воротами канал окружен несколькими воротами на нескольких поверхностях. Таким образом, он обеспечивает лучший электрический контроль над каналом, позволяя более эффективно подавлять ток утечки в закрытом состоянии. Несколько вентилей также позволяют увеличивать ток в состоянии «включено», также известный как ток возбуждения. Многозатворные транзисторы также обеспечивают лучшие аналоговые характеристики из-за более высокого собственного усиления и меньшей длины модуляции канала.[66] Эти преимущества приводят к снижению энергопотребления и повышению производительности устройства. Непланарные устройства также более компактны, чем обычные планарные транзисторы, что обеспечивает более высокую плотность транзисторов, что приводит к уменьшению общей микроэлектроники.

Проблемы интеграции

Основные проблемы интеграции неплоских многозатворных устройств в обычные процессы производства полупроводников включают:

  • Изготовление тонкого кремниевого «плавника» шириной в десятки нанометров.
  • Изготовление согласованных ворот с нескольких сторон плавника

Компактное моделирование

Различные структуры FinFET, которые можно моделировать с помощью BSIM-CMG

BSIMCMG106.0.0,[67] официально выпущен 1 марта 2012 г. Калифорнийским университетом в Беркли BSIM Group, это первая стандартная модель для FinFET. BSIM-CMG реализован в Verilog-A. Формулировки на основе физического поверхностного потенциала получены как для собственных, так и для внешних моделей с легированием конечного тела. Поверхностные потенциалы на концах истока и стока решаются аналитически с помощью поли-истощения и квантово-механических эффектов. Эффект легирования конечных тел фиксируется методом возмущений. Решение аналитического поверхностного потенциала близко согласуется с результатами моделирования 2-D устройства. Если концентрация легирования в канале достаточно мала, чтобы ею можно было пренебречь, вычислительную эффективность можно дополнительно повысить, установив специальный флаг (COREMOD = 1).

В этой модели отражено все важное поведение транзистора с несколькими затворами (MG). Инверсия объема входит в решение Уравнение Пуассона, следовательно, последующая формулировка ВАХ автоматически фиксирует эффект инверсии объема. Анализ электростатического потенциала в корпусе полевых МОП-транзисторов MG предоставил модельное уравнение для короткоканальные эффекты (SCE). Дополнительный электростатический контроль от торцевых ворот (верхние / нижние ворота) (тройные или четверные) также отражен в модели с коротким каналом.

Смотрите также

Рекомендации

  1. ^ Риш, Л. «Продвигая CMOS за пределы дорожной карты», Труды ESSCIRC, 2005, стр. 63.
  2. ^ Таблица 39b В архиве 27 сентября 2007 г. Wayback Machine
  3. ^ «3N201 (Motorola) - УКВ-усилитель с двойным затвором и МОП-транзистором». Doc.chipfind.ru. Получено 2014-03-10.
  4. ^ "3SK45 datasheet, pdf datenblatt - Hitachi Semiconductor - SILICON N-CHANNEL DUAL GATE MOSFET". Alldatasheet.com. Получено 2014-03-10.
  5. ^ "BF1217WR" (PDF). Получено 2015-05-10.
  6. ^ Wong, H-S .; Chan, K .; Таур Ю. (10 декабря 1997 г.). Самовыравнивающийся (верхний и нижний) полевой МОП-транзистор с двумя затворами и кремниевым каналом толщиной 25 нм. Собрание электронных устройств, 1997. IEDM '97. Технический дайджест. С. 427–430. Дои:10.1109 / IEDM.1997.650416. ISBN  978-0-7803-4100-5. ISSN  0163-1918. S2CID  20947344.
  7. ^ «1960: Показан металлооксидно-полупроводниковый (МОП) транзистор». Кремниевый двигатель. Музей истории компьютеров. Получено 25 сентября 2019.
  8. ^ Farrah, H.R .; Стейнберг, Р.Ф. (Февраль 1967). «Анализ двухзатворных тонкопленочных транзисторов». Транзакции IEEE на электронных устройствах. 14 (2): 69–74. Bibcode:1967ITED ... 14 ... 69F. Дои:10.1109 / T-ED.1967.15901.
  9. ^ а б c Койке, Ханпей; Накагава, Тадаши; Секигава, Тоширо; Suzuki, E .; Цуцуми, Тосиюки (23 февраля 2003 г.). «Основные соображения по компактному моделированию полевых МОП-транзисторов с четырьмя выводами» (PDF). Краткие сведения о TechConnect. 2 (2003): 330–333. S2CID  189033174.
  10. ^ а б Колиндж, Дж. П. (2008). FinFET и другие транзисторы с несколькими затворами. Springer Science & Business Media. С. 11 и 39. ISBN  9780387717517.
  11. ^ Секигава, Тосихиро; Хаяси, Ютака (август 1984 г.). «Расчетные пороговые характеристики XMOS-транзистора с дополнительным нижним затвором». Твердотельная электроника. 27 (8): 827–828. Bibcode:1984ССЭле..27..827С. Дои:10.1016/0038-1101(84)90036-4. ISSN  0038-1101.
  12. ^ Балестра, Фрэнсис; Кристоловяну, Сорин; Benachir, M .; Елева, Тарек; Брини, Жан (сентябрь 1987 г.). «Транзистор кремний на изоляторе с двойным затвором и инверсией объема: новое устройство со значительно улучшенными характеристиками». Письма об электронных устройствах IEEE. 8 (9): 410–412. Bibcode:1987ИЭДЛ .... 8..410Б. Дои:10.1109 / EDL.1987.26677. ISSN  0741-3106. S2CID  39090047.
  13. ^ Давари, Биджан; Чанг, Вэнь-Син; Wordeman, Matthew R .; О, С. С .; Таур, Юань; Петрилло, Карен Э .; Родригес, М. Д. (декабрь 1988 г.). «Высокопроизводительная КМОП-технология 0,25 мкм». Технический дайджест., Международная конференция по электронным устройствам: 56–59. Дои:10.1109 / IEDM.1988.32749. S2CID  114078857.
  14. ^ Давари, Биджан; Wong, C.Y .; Сунь, Джек Юань-Чен; Таур, Юань (декабрь 1988 г.). «Легирование поликремния n / sup + / и p / sup + / в процессе CMOS с двумя затворами». Технический дайджест., Международная конференция по электронным устройствам: 238–241. Дои:10.1109 / IEDM.1988.32800. S2CID  113918637.
  15. ^ Wilson, D .; Hayhurst, R .; Oblea, A .; Parke, S .; Хаклер, Д. «Flexfet: КНИ транзистор с независимым двойным затвором, с переменным напряжением и напряжением 0,5 В, обеспечивающий почти идеальный подпороговый наклон» Конференция SOI, 2007 IEEE International В архиве 3 апреля 2015 г. Wayback Machine
  16. ^ "Что такое Finfet?". Компьютерная надежда. 26 апреля 2017 г.. Получено 4 июля 2019.
  17. ^ «Получатели премии IEEE Andrew S. Grove Award». Премия IEEE Эндрю С. Гроув. Институт инженеров по электротехнике и электронике. Получено 4 июля 2019.
  18. ^ Hisamoto, D .; Кага, Т .; Kawamoto, Y .; Такеда, Э. (декабрь 1989 г.). «Полностью обедненный транзистор с обедненным каналом (ДЕЛЬТА) - новый вертикальный ультратонкий КНИ МОП-транзистор». Международный технический дайджест по электронным устройствам: 833–836. Дои:10.1109 / IEDM.1989.74182. S2CID  114072236.
  19. ^ а б Цу ‐ Джэ Кинг, Лю (11 июня 2012 г.). «FinFET: история, основы и будущее». Калифорнийский университет в Беркли. Симпозиум по технологии СБИС Краткий курс. Получено 9 июля 2019.
  20. ^ Хисамото, Диг; Ху, Ченмин; Bokor, J .; Король, Цу-Джэ; Андерсон, Э .; и другие. (Декабрь 2000 г.). «FinFET - самовыравнивающийся МОП-транзистор с двойным затвором, масштабируемый до 20 нм». Транзакции IEEE на электронных устройствах. 47 (12): 2320–2325. Bibcode:2000ITED ... 47.2320H. CiteSeerX  10.1.1.211.204. Дои:10.1109/16.887014.
  21. ^ "AMD Newsroom". Amd.com. 2002-09-10. Архивировано из оригинал на 2010-05-13. Получено 2015-07-07.
  22. ^ «Инновации в технологии кремния Intel». Intel.com. Архивировано из оригинал 3 сентября 2011 г.. Получено 2014-03-10.
  23. ^ https://www.anandtech.com/show/4313/intel-announces-first-22nm-3d-trigate-transistors-shipping-in-2h-2011
  24. ^ «Тихая комната внизу. (Нанометровый транзистор, разработанный Ян-кю Чой из Корейского передового института науки и технологий)», Новости наночастиц, 1 апреля 2006 г., архивировано из оригинал 6 ноября 2012 г.
  25. ^ а б Ли, Хёнджин; и другие. (2006), «Sub-5nm All-Around Gate FinFET для максимального масштабирования», Симпозиум по технологии СБИС, 2006 г.: 58–59, Дои:10.1109 / VLSIT.2006.1705215, HDL:10203/698, ISBN  978-1-4244-0005-8, S2CID  26482358
  26. ^ Ростами, М .; Моханрам, К. (2011). "Dual- $ V_ {th} $ FinFET-транзисторы с независимым затвором для логических схем малой мощности". IEEE Transactions по автоматизированному проектированию интегральных схем и систем. 30 (3): 337–349. Дои:10.1109 / TCAD.2010.2097310. HDL:1911/72088. S2CID  2225579.
  27. ^ «FinFET от Intel - это меньше плавника и больше треугольника». EE Times. Архивировано из оригинал на 2013-05-31. Получено 2014-03-10.
  28. ^ «Globalfoundries с новым технологическим процессом выглядит как чехарда конкурентов». EE Times. Архивировано из оригинал на 2013-02-02. Получено 2014-03-10.
  29. ^ «TSMC использует ARM V8 на пути к 16-нм FinFET». EE Times. Архивировано из оригинал на 2012-11-01. Получено 2014-03-10.
  30. ^ Жозефина Льен, Тайбэй; Стив Шен, [понедельник, 31 марта 2014 г.]. «TSMC, вероятно, запустит процесс 16 нм FinFET + в конце 2014 года, а« FinFET Turbo »- позже в 2015–2016 годах». ЦИФРЫ. Получено 2014-03-31.CS1 maint: использует параметр авторов (связь)
  31. ^ Смит, Райан. «Предварительный просмотр AMD Radeon RX 480: Polaris делает его популярным». Получено 2018-06-03.
  32. ^ «AMD демонстрирует революционную 14-нм архитектуру графического процессора FinFET Polaris». AMD. Получено 2016-01-04.
  33. ^ «Высокопроизводительная IP-платформа с высокой пропускной способностью для технологического процесса Samsung 14LPP». 2017-03-22.
  34. ^ «Samsung и eSilicon заклеили 14-нанометровый сетевой процессор с помощью ленты Rambus 28G SerDes». 2017-03-22.
  35. ^ Колиндж, Дж. П. (2008). FinFET и другие транзисторы с несколькими затворами. Springer Science & Business Media. п. 12. ISBN  9780387717517.
  36. ^ Hieda, K .; Хоригути, Фумио; Watanabe, H .; Суноути, Казумаса; Inoue, I .; Хамамото, Такеши (декабрь 1987 г.). «Новые эффекты траншейного изолированного транзистора с использованием боковых затворов». 1987 Международная конференция по электронным устройствам: 736–739. Дои:10.1109 / IEDM.1987.191536. S2CID  34381025.
  37. ^ Брозек, Томаш (2017). Микро- и наноэлектроника: новые проблемы и решения для устройств. CRC Press. С. 116–7. ISBN  9781351831345.
  38. ^ Вонг, Хон-Сум (декабрь 1992 г.). "Инжекция затворного тока и ионизация поверхностным ударом в полевых МОП-транзисторах с виртуальным стоком, индуцированным затвором". 1992 Международный технический дайджест по электронным устройствам: 151–154. Дои:10.1109 / IEDM.1992.307330. ISBN  0-7803-0817-4. S2CID  114058374.
  39. ^ Картрайт Дж. (2011). «Intel входит в третье измерение». Природа. Дои:10.1038 / новости.2011.274. Получено 2015-05-10.
  40. ^ Intel представит 22-нм технологию Tri-gate на симпозиуме СБИС (ElectroIQ 2012) В архиве 15 апреля 2012 г. Wayback Machine
  41. ^ «Ниже 22 нм проставки становятся нетрадиционными: интервью с ASM». ELECTROIQ. Получено 2011-05-04.
  42. ^ Архитектура высокопроизводительных неплоских транзисторов с тремя затворами; Доктор Джеральд Марцик. Intel, 2002 г.
  43. ^ [1][мертвая ссылка ]
  44. ^ «AMD подробно рассказывает о своих транзисторах с тройным затвором». Xbitlabs.com. Архивировано из оригинал на 2014-03-10. Получено 2014-03-10.
  45. ^ «IDF 2011: Intel стремится откусить у ARM, AMD с помощью технологии 3D FinFET». DailyTech. Архивировано из оригинал на 2014-03-10. Получено 2014-03-10.
  46. ^ Миллер, Майкл Дж. «Intel выпускает Ivy Bridge: первый процессор с транзистором Tri-Gate». Журнал ПК. Архивировано из оригинал на 2019-12-28. Получено 2012-04-23.
  47. ^ «Intel заново изобретает транзисторы, используя новую трехмерную структуру». Intel. Получено 5 апреля 2011.
  48. ^ а б «Транзисторы становятся трехмерными, поскольку Intel заново изобретает микрочип». Ars Technica. 5 мая 2011. Получено 7 мая 2011.
  49. ^ Мюррей, Мэтью (4 мая 2011 г.). "Новые Tri-Gate транзисторы Ivy Bridge от Intel: 9 вещей, которые вам нужно знать". Журнал ПК. Получено 7 мая 2011.
  50. ^ Claeys, C .; Murota, J .; Тао, М .; Iwai, H .; Делеонибус, С. (2015). Интеграция процессов ULSI 9. Электрохимическое общество. п. 109. ISBN  9781607686750.
  51. ^ а б Исикава, Фумитаро; Буянова, Ирина (2017). Новые композитные полупроводниковые нанопроволоки: материалы, устройства и приложения. CRC Press. п. 457. ISBN  9781315340722.
  52. ^ Singh, N .; Agarwal, A .; Бера, Л. К .; Liow, T. Y .; Yang, R .; Rustagi, S.C .; Tung, C.H .; Kumar, R .; Lo, G. Q .; Balasubramanian, N .; Квонг, Д. (2006).«Высокопроизводительные полностью разряженные кремниевые нанопроводные КМОП-устройства с затвором для всех типов». Письма об электронных устройствах IEEE. 27 (5): 383–386. Bibcode:2006IEDL ... 27..383S. Дои:10.1109 / LED.2006.873381. ISSN  0741-3106. S2CID  45576648.
  53. ^ Dastjerdy, E .; Ghayour, R .; Сарвари, Х. (август 2012 г.). «Моделирование и анализ частотных характеристик новой структуры полевого МОП-транзистора с кремниевой нанопроволокой». Physica E. 45: 66–71. Bibcode:2012PhyE ... 45 ... 66D. Дои:10.1016 / j.physe.2012.07.007.
  54. ^ Gu, J. J .; Liu, Y. Q .; Wu, Y. Q .; Colby, R .; Gordon, R.G .; Е. П. Д. (декабрь 2011 г.). "Первая экспериментальная демонстрация полевых МОП-транзисторов III-V типа" затвор "с использованием нисходящего подхода" (PDF). Международная конференция по электронным устройствам, 2011 г.: 33.2.1–33.2.4. arXiv:1112.3573. Bibcode:2011arXiv1112.3573G. Дои:10.1109 / IEDM.2011.6131662. ISBN  978-1-4577-0505-2. S2CID  2116042. Получено 2015-05-10.
  55. ^ Масуока, Фудзио; Такато, Хироши; Суноути, Казумаса; Okabe, N .; Нитайма, Акихиро; Hieda, K .; Хоригути, Фумио (декабрь 1988 г.). «Высокопроизводительный КМОП транзистор с окружающим затвором (SGT) для БИС сверхвысокой плотности». Технический дайджест., Международная конференция по электронным устройствам: 222–225. Дои:10.1109 / IEDM.1988.32796. S2CID  114148274.
  56. ^ Брозек, Томаш (2017). Микро- и наноэлектроника: новые проблемы и решения для устройств. CRC Press. п. 117. ISBN  9781351831345.
  57. ^ "Профиль компании". Unisantis Electronics. Архивировано из оригинал 22 февраля 2007 г.. Получено 17 июля 2019.
  58. ^ «Тихая комната внизу. (Нанометровый транзистор, разработанный Ян-кю Чой из Корейского передового института науки и технологий)», Новости наночастиц, 1 апреля 2006 г., архивировано из оригинал 6 ноября 2012 г., получено 17 июля 2019
  59. ^ Катресс, доктор Ян. «Где мои GAA-FET? TSMC останется с FinFET на 3 нм». www.anandtech.com.
  60. ^ "TSMC планирует агрессивный курс для 3-нм литографии и не только - ExtremeTech". www.extremetech.com.
  61. ^ Катресс, Ян. «Samsung представляет 3 нм GAA MBCFET PDK, версию 0.1». www.anandtech.com.
  62. ^ "MBCFET Торговая марка Samsung Electronics Co., Ltd. - Регистрационный номер 5495359 - Серийный номер 87447776 :: Торговые марки Justia". trademarks.justia.com. Получено 2020-01-16.
  63. ^ https://techxplore.com/news/2019-05-samsung-foundry-event-3nm-mbcfet.amp
  64. ^ Катресс, доктор Ян. «Intel будет использовать нанопроводные / наноленточные транзисторы в больших количествах» через пять лет'". www.anandtech.com.
  65. ^ Субраманиан V (2010). «Полевые транзисторы с несколькими затворами для будущих КМОП-технологий». Технический обзор IETE. 27 (6): 446–454. Дои:10.4103/0256-4602.72582. Архивировано из оригинал 23 марта 2012 г.
  66. ^ Субраманиан (5 декабря 2005 г.). «Компромиссы аналоговых характеристик на уровне устройств и схем: сравнительное исследование плоских полевых транзисторов и полевых транзисторов FinFET». Electron Devices Meeting, 2005. Технический дайджест IEDM. IEEE International: 898–901. Дои:10.1109 / IEDM.2005.1609503. ISBN  0-7803-9268-X. S2CID  32683938.
  67. ^ «Модель BSIMCMG». Калифорнийский университет в Беркли. Архивировано из оригинал 21 июля 2012 г.

внешняя ссылка