Ячейка памяти (вычисления) - Википедия - Memory cell (computing)

Схема кремниевой реализации шеститранзисторной ячейки памяти SRAM.
Память компьютера типы
Общий
Летучий
баран
Исторический
Энергонезависимая
ПЗУ
NVRAM
Ранняя стадия NVRAM
Магнитный
Оптический
В развитии
Исторический

В ячейка памяти это фундаментальный строительный блок память компьютера. Ячейка памяти - это Электронная схема это хранит один кусочек двоичной информации, и он должен быть настроен на сохранение логической 1 (высокий уровень напряжения) и сброшен для сохранения логического 0 (низкий уровень напряжения). Его значение сохраняется / сохраняется до тех пор, пока оно не будет изменено процессом установки / сброса. Доступ к значению в ячейке памяти можно получить, прочитав его.

За всю историю вычислений использовались разные архитектуры ячеек памяти, в том числе основная память и пузырь памяти. Сегодня наиболее распространенной архитектурой ячеек памяти является MOS память, который состоит из металл – оксид – полупроводник (МОП) ячейки памяти. Современное оперативная память (RAM) использует МОП полевые транзисторы (MOSFET) в качестве шлепанцев, а также МОП-конденсаторы для определенных типов ОЗУ.

SRAM (статическая RAM ) ячейка памяти является разновидностью резкий поворот схема, обычно реализуемая с использованием полевых МОП-транзисторов. Они требуют очень низкой мощности, чтобы сохранить сохраненное значение, когда к нему нет доступа. Второй тип, DRAM (динамическое ОЗУ ), основан на МОП-конденсаторах. Зарядка и разрядка конденсатора может сохранять в ячейке «1» или «0». Однако заряд в этом конденсаторе будет медленно рассеиваться, и его необходимо периодически обновлять. Из-за этого процесса обновления DRAM потребляет больше энергии. Однако с помощью DRAM можно добиться большей плотности хранения.

С другой стороны, большинство энергонезависимая память (NVM) основан на плавающий затвор архитектуры ячеек памяти. Технологии энергонезависимой памяти, включая EPROM, EEPROM и флэш-память использовать ячейки памяти с плавающим затвором, которые основаны на МОП-транзистор с плавающим затвором транзисторы.

Описание

Ячейка памяти - это фундаментальный строительный блок памяти. Это может быть реализовано с использованием различных технологий, таких как биполярный, MOS, и другие полупроводниковые приборы. Его также можно построить из магнитный материал, такой как феррит сердечники или магнитные пузыри.[1] Независимо от используемой технологии реализации, назначение двоичной ячейки памяти всегда одно и то же. Он хранит один бит двоичной информации, к которой можно получить доступ, прочитав ячейку, и он должен быть настроен на сохранение 1 и сброс для сохранения 0.[2]

Значимость

Квадратный массив читаемых ячеек памяти DRAM

Логические схемы без ячеек памяти или путей обратной связи называются комбинационный, их выходные значения зависят только от текущего значения их входных значений. У них нет памяти. Но память - ключевой элемент цифровые системы. В компьютерах он позволяет хранить как программы, так и данные, а ячейки памяти также используются для временного хранения выходных данных комбинационных схем, которые впоследствии будут использоваться цифровыми системами. Логические схемы, использующие ячейки памяти, называются последовательные схемы. Его выход зависит не только от текущего значения входов, но и от предыдущего состояния схемы, определяемого значениями, хранящимися в ячейках памяти. Эти схемы требуют для своей работы синхронизирующего генератора или часов.[3]

Компьютерная память, используемая в большинстве современных Компьютерные системы построен в основном из ячеек DRAM; поскольку компоновка намного меньше, чем SRAM, она может быть более плотно упакована, что даст более дешевую память с большей емкостью. Поскольку ячейка памяти DRAM хранит свое значение как заряд конденсатора, и есть проблемы с утечкой тока, ее значение необходимо постоянно перезаписывать. Это одна из причин, по которым ячейки DRAM работают медленнее, чем ячейки SRAM (статическое RAM) большего размера, значение которых всегда доступно. Это причина, по которой память SRAM используется длячип тайник включены в современные микропроцессор чипсы.[4]

История

Дальнейшая информация: Память компьютера § История
32x32 основная память самолет хранит 1024 биты данных.

11 декабря 1946 г. Фредди Уильямс подал заявку на патент на свое устройство для хранения электронно-лучевой трубки (ЭЛТ) (Трубка Вильямса ) с 128 40-кусочек слова. Он был введен в эксплуатацию в 1947 году и считается первой практической реализацией оперативная память (БАРАН).[5] В том году были поданы первые патентные заявки на магнитная память были поданы Фредериком Вие.[6][7] Практическая память на магнитных сердечниках была разработана Ан Ван в 1948 г. и улучшен Джей Форрестер и Ян А. Райчман в начале 1950-х годов, прежде чем они начали коммерциализировать Вихрь компьютер в 1953 году.[8] Кен Олсен также способствовал его развитию.[9]

Полупроводниковая память началась в начале 1960-х годов с биполярных ячеек памяти, сделанных из биполярные транзисторы. Хотя он улучшил производительность, он не мог конкурировать с более низкой ценой на память с магнитным сердечником.[10]

Ячейки памяти MOS

Дальнейшая информация: MOS память и Оперативная память § История
Intel 1103, 1970 год металл-оксид-полупроводник (MOS) динамическая память с произвольным доступом (DRAM) чип.

Изобретение МОП-транзистор (полевой транзистор металл-оксид-полупроводник), также известный как МОП-транзистор, Мохамед М. Аталла и Давон Канг в Bell Labs в 1959 г.,[11] дало возможность практического использования металл – оксид – полупроводник (МОП) транзисторы в качестве элементов хранения ячеек памяти, функция, ранее выполняемая магнитопроводы.[12] Первые современные ячейки памяти были представлены в 1964 году, когда Джон Шмидт разработал первый 64-битный p-канальный MOS (PMOS ) статическая оперативная память (SRAM).[13][14]

SRAM обычно имеет шестьтранзистор клетки, тогда как DRAM (динамическая память с произвольным доступом) обычно имеет ячейки на одном транзисторе.[15][13] В 1965 г. Toshiba модель Toscal BC-1411 электронный калькулятор использовали форму емкостной биполярной памяти DRAM, хранящей 180-битные данные в дискретных ячейках памяти, состоящих из германий биполярные транзисторы и конденсаторы.[16][17] Технология MOS является основой современной памяти DRAM. В 1966 г. Роберт Х. Деннард на Исследовательский центр IBM Томаса Дж. Ватсона работал с памятью MOS. Изучая характеристики технологии МОП, он обнаружил, что она способна создавать конденсаторы и что сохранение заряда или отсутствие заряда на МОП-конденсаторе может представлять 1 и 0 бита, в то время как МОП-транзистор может управлять записью заряда в конденсатор. Это привело к его разработке ячейки памяти DRAM с одним транзистором.[18] В 1967 году Деннард подал патент на ячейку памяти DRAM с одним транзистором, основанную на технологии MOS.[19]

Первый коммерческий биполярный 64-битный SRAM был выпущен Intel в 1969 году с 3101 Шоттки TTL. Год спустя был выпущен первый DRAM. Интегральная схема чип, Intel 1103, основанный на технологии MOS. К 1972 году он побил предыдущие рекорды в полупроводниковая память продажи.[20] Чипы DRAM в начале 1970-х годов имели ячейки с тремя транзисторами, прежде чем ячейки с одним транзистором стали стандартом с середины 1970-х годов.[15][13]

CMOS память была коммерциализирована RCA, которая выпустила 288-битную микросхему памяти CMOS SRAM в 1968 году.[21] Память CMOS изначально была медленнее, чем NMOS память, которая более широко использовалась компьютерами в 1970-х годах.[22] В 1978 г. Hitachi представила двухкамерный CMOS-процесс с его HM6147 (4 kb SRAM) микросхема памяти, изготовленная с 3 мкм процесс. Микросхема HM6147 могла соответствовать производительности самой быстрой микросхемы памяти NMOS того времени, в то время как HM6147 также потреблял значительно меньше энергии. Обладая сопоставимой производительностью и гораздо меньшим энергопотреблением, двухканальный CMOS процесс в конечном итоге обогнал NMOS как наиболее распространенный. процесс производства полупроводников для компьютерной памяти в 1980-е годы.[22]

Двумя наиболее распространенными типами ячеек памяти DRAM с 1980-х годов были ячейки траншейного конденсатора и ячейки с пакетом конденсаторов.[23] Ячейки с канавками-конденсаторами представляют собой отверстия (канавки), сделанные в кремниевой подложке, боковые стенки которой используются в качестве ячейки памяти, тогда как ячейки с пакетными конденсаторами являются самой ранней формой трехмерной памяти (3D-память), где ячейки памяти укладываются вертикально в трехмерную ячеистую структуру.[24] Оба дебютировали в 1984 году, когда Hitachi представила траншейную конденсаторную память и Fujitsu представлена ​​накопительная память на конденсаторах.[23]

МОП-ячейки памяти с плавающим затвором

Смотрите также: МОП-транзистор с плавающим затвором и Энергонезависимая память

В МОП-транзистор с плавающим затвором (FGMOS) был изобретен Давон Канг и Саймон Зе в Bell Labs в 1967 г.[25] Они предложили концепцию ячеек памяти с плавающим затвором, использующих транзисторы FGMOS, которые могут быть использованы для производства перепрограммируемое ПЗУ (только для чтения памяти).[26] Ячейки памяти с плавающим затвором впоследствии стали основой для энергонезависимая память (NVM) технологии, включая EPROM (стираемое программируемое ПЗУ), EEPROM (электрически стираемое программируемое ПЗУ) и флэш-память.[27]

Флэш-память была изобретена Фудзио Масуока в Toshiba в 1980 г.[28][29] Масуока и его коллеги представили изобретение НЕ мигает в 1984 г.,[30] а потом NAND flash в 1987 г.[31] Многоуровневая ячейка (MLC) флэш-память была представлена NEC, который продемонстрировал четырехуровневые ячейки в 64 МБ Флэш-чип, хранящий 2 бита на ячейку в 1996 году.[23] 3D V-NAND, где ячейки флэш-памяти сгруппированы вертикально с использованием 3D заряд ловушки вспышка (CTP), впервые анонсированная Toshiba в 2007 году,[32] и первый серийный выпуск Samsung Electronics в 2013.[33][34]

Выполнение

На следующих схемах подробно описаны три наиболее часто используемые реализации ячеек памяти:

  • Ячейка динамической памяти с произвольным доступом (DRAM)
  • Ячейка статической оперативной памяти (SRAM)
  • Вьетнамки, такие как J / K, показанные ниже.
Ячейка DRAM (1 транзистор и один конденсатор)
Ячейка SRAM (6 транзисторов)
Вьетнамки J / K с синхронизацией

Операция

Ячейка памяти DRAM

Умереть MT4C1024 интегрирующий одно-мебибит из DRAM ячейки памяти.

Место хранения

Элемент хранения DRAM ячейка памяти конденсатор помечены (4) на схеме выше. Заряд, накопленный в конденсаторе, со временем уменьшается, поэтому его значение необходимо периодически обновлять (считывать и перезаписывать). В nMOS транзистор (3) действует как затвор, позволяющий читать или писать при открытии или сохранять при закрытии.[35]

Чтение

Для чтения строки Word (2) вводит логическую 1 (высокое напряжение) на затвор nMOS транзистор (3), который делает его проводящим, и заряд, накопленный на конденсаторе (4), затем передается на разрядную шину (1). Битовая линия будет иметь паразитная емкость (5), что частично разрядит заряд и замедлит процесс чтения. Емкость разрядной шины будет определять необходимый размер накопительного конденсатора (4). Это компромисс. Если накопительный конденсатор слишком мал, напряжению разрядной линии потребуется слишком много времени, чтобы подняться или даже не подняться выше порога, необходимого для усилителей на конце разрядной линии. Поскольку процесс считывания снижает заряд накопительного конденсатора (4), его значение перезаписывается после каждого считывания.[36]

Письмо

Процесс записи самый простой, желаемое значение логической 1 (высокое напряжение) или логического 0 (низкое напряжение) вводится в разрядную линию. Строка слов активирует nMOS транзистор (3), соединяющий его с накопительным конденсатором (4). Единственная проблема заключается в том, чтобы держать его открытым достаточно времени, чтобы убедиться, что конденсатор полностью заряжен или разряжен, прежде чем выключить nMOS-транзистор (3).[36]

Ячейка памяти SRAM

Ячейка памяти SRAM, изображающая контур инвертора в виде ворот
Анимированная защелка SR. Черный и белый означают логические «1» и «0» соответственно.
(A) S = 1, R = 0: установить
(B) S = 0, R = 0: удерживать
(C) S = 0, R = 1: сброс
(D) S = 1, R = 1: не допускается
Переход от ограниченной комбинации (D) к (A) приводит к нестабильному состоянию.

Место хранения

Принцип работы SRAM ячейку памяти можно будет легче понять, если транзисторы с M1 по M4 нарисовать как логические ворота. Таким образом, становится ясно, что по своей сути хранилище ячеек построено с использованием двух перекрестно связанных инверторы. Этот простой цикл создает бистабильную схему. Логическая 1 на входе первого инвертора превращается в 0 на его выходе и подается на второй инвертор, который преобразует этот логический 0 обратно в логическую 1, возвращая то же значение на вход первого инвертора. Это создает стабильное состояние, которое не меняется со временем. Точно так же в другом стабильном состоянии схемы должен быть логический 0 на входе первого инвертора. После того, как он был дважды инвертирован, он также вернет то же значение.[37]
Следовательно, существует только два стабильных состояния, в которых может находиться схема:
  • = 0 и = 1
  • = 1 и = 0

Чтение

Чтобы прочитать содержимое ячейки памяти, хранящейся в шлейфе, транзисторы M5 и M6 должны быть включены. когда они получают напряжение на свои ворота от словарной линии (), они становятся проводящими, и поэтому и значения передаются в битовую строку () и его дополнению ().[37] Наконец, эти значения усиливаются в конце битовых строк.[37]

Письмо

Процесс записи аналогичен, разница в том, что теперь новое значение, которое будет храниться в ячейке памяти, передается в битовую строку (), а перевернутый - в его дополнение (). Следующие транзисторы M5 и M6 открываются путем подачи логической единицы (высокое напряжение) в словарную шину (). Это эффективно подключает разрядные шины к стабильному контуру инвертора. Возможны два случая:
  1. Если значение цикла совпадает с новым управляемым значением, изменений нет.
  2. Если значение цикла отличается от нового установленного значения, есть два конфликтующих значения, чтобы напряжение в разрядных линиях перезаписало выходной сигнал инверторов, размер транзисторов M5 и M6 должен быть больше, чем размер транзисторов транзисторы М1-М4. Это позволяет большему току протекать через первые и, следовательно, увеличивает напряжение в направлении нового значения, в какой-то момент контур будет усиливать это промежуточное значение до полной шины.[37]

Резкий поворот

Основная статья: Триггер (электроника)

В резкий поворот имеет множество различных реализаций, его элемент хранения обычно представляет собой защелку, состоящую из Ворота NAND петля или Ворота NOR цикл с дополнительными вентилями, используемый для реализации синхронизации. Его значение всегда доступно для чтения в качестве вывода. Значение сохраняется до тех пор, пока оно не будет изменено в процессе установки или сброса. Шлепанцы обычно реализуются с использованием МОП-транзистор транзисторы.

Плавающие ворота

Ячейка флэш-памяти
Смотрите также: МОП-транзистор с плавающим затвором и Вспышка ловушки заряда

Плавающий затвор ячейки памяти, основанные на МОП-транзистор с плавающим затвором транзисторы, используются в большинстве энергонезависимая память (NVM) технологии, в том числе EPROM, EEPROM и флэш-память.[27] По словам Р. Беза и А. Пировано:

Ячейка памяти с плавающим затвором в основном MOS транзистор с затвором, полностью окруженным диэлектрики (Рис. 1.2), плавающий затвор (FG) и электрически управляемый управляющим затвором с емкостной связью (CG). Будучи электрически изолированным, FG действует как накопительный электрод для устройства ячейки. Заряд, введенный в FG, сохраняется там, позволяя модулировать «кажущееся» пороговое напряжение (т.е. VT, видимое из CG) транзистора ячейки.[27]

Смотрите также

Рекомендации

  1. ^ Д. Тан, Денни; Ли, Юань-Джен (2010). Магнитная память: основы и технологии. Издательство Кембриджского университета. п. 91. ISBN  978-1139484497. Получено 13 декабря 2015.
  2. ^ Флетчер, Уильям (1980). Инженерный подход к цифровому дизайну. Прентис-Холл. п.283. ISBN  0-13-277699-5.
  3. ^ Микроэлектронные схемы (Второе изд.). Holt, Rinehart and Winston, Inc., 1987. стр.883. ISBN  0-03-007328-6.
  4. ^ "La Question Technique: le cache, comment ça marche?". PC World Fr. Архивировано из оригинал на 2014-03-30.
  5. ^ О’Реган, Джерард (2013). Гиганты вычислительной техники: сборник избранных, основных пионеров. Springer Science & Business Media. п. 267. ISBN  978-1447153405. Получено 13 декабря 2015.
  6. ^ Рейли, Эдвин Д. (2003). Вехи компьютерных наук и информационных технологий. Издательская группа "Гринвуд". п.164. ISBN  9781573565219. viehe.
  7. ^ У. Пью, Эмерсон; Р. Джонсон, Лайл; Х. Палмер, Джон (1991). Системы IBM 360 и Early 370. MIT Press. п.706. ISBN  0262161230. Получено 9 декабря 2015. williams tube Фредерик Вие.
  8. ^ «1953: компьютер Whirlwind представляет основную память». Музей истории компьютеров. Получено 2 августа 2019.
  9. ^ Тейлор, Алан (18 июня 1979 г.). Computerworld: Город Массачусетс стал компьютерной столицей. IDG Enterprise. п. 25.
  10. ^ «1966 год: полупроводниковые ОЗУ удовлетворяют потребности в высокоскоростной памяти». Музей истории компьютеров. Получено 19 июн 2019.
  11. ^ «1960 - Демонстрация металлооксидного полупроводникового (МОП) транзистора». Кремниевый двигатель. Музей истории компьютеров.
  12. ^ «Транзисторы - обзор». ScienceDirect. Получено 8 августа 2019.
  13. ^ а б c «1970: Полупроводники конкурируют с магнитопроводами». Музей истории компьютеров. Получено 19 июн 2019.
  14. ^ Твердотельный дизайн - Том. 6. Horizon House. 1965 г.
  15. ^ а б «Конец 1960-х: начало MOS-памяти» (PDF). Японский музей истории полупроводников. 2019-01-23. Получено 27 июн 2019.
  16. ^ "Спецификация для Toshiba" TOSCAL "BC-1411". Старый веб-музей калькулятора. Архивировано из оригинал 3 июля 2017 г.. Получено 8 мая 2018.
  17. ^ Настольный калькулятор Toshiba "Toscal" BC-1411 В архиве 2007-05-20 на Wayback Machine
  18. ^ "DRAM". IBM100. IBM. 9 августа 2017 г.. Получено 20 сентября 2019.
  19. ^ "Роберт Деннард". Энциклопедия Британника. Получено 8 июля 2019.
  20. ^ Кент, Аллен; Уильямс, Джеймс Г. (6 января 1992 г.). Энциклопедия микрокомпьютеров: том 9 - Язык программирования иконок для систем, основанных на знаниях: методы APL. CRC Press. п. 131. ISBN  9780824727086.
  21. ^ «1963: изобретена дополнительная конфигурация схемы МОП». Музей истории компьютеров. Получено 6 июля 2019.
  22. ^ а б «1978: Двухлуночная быстрая CMOS SRAM (Hitachi)» (PDF). Японский музей истории полупроводников. Архивировано из оригинал (PDF) 5 июля 2019 г.. Получено 5 июля 2019.
  23. ^ а б c "Объем памяти". STOL (Полупроводниковые технологии в Интернете). Получено 25 июн 2019.
  24. ^ «1980-е годы: емкость DRAM увеличивается, происходит переход на CMOS, и Япония доминирует на рынке» (PDF). Японский музей истории полупроводников. Получено 19 июля 2019.
  25. ^ Д. Канг и С. М. Сзе, "Плавающий затвор и его применение в устройствах памяти", Технический журнал Bell System, т. 46, нет. 4. 1967, с. 1288–1295.
  26. ^ «1971: введено многоразовое полупроводниковое ПЗУ». Музей истории компьютеров. Получено 19 июн 2019.
  27. ^ а б c Bez, R .; Пировано, А. (2019). Достижения в энергонезависимой памяти и технологии хранения. Издательство Woodhead Publishing. ISBN  9780081025857.
  28. ^ Фулфорд, Бенджамин (24 июня 2002 г.). "Невоспетый герой". Forbes. В архиве из оригинала 3 марта 2008 г.. Получено 18 марта 2008.
  29. ^ США 4531203  Фудзио Масуока
  30. ^ «Toshiba: изобретатель флэш-памяти». Toshiba. Получено 20 июн 2019.
  31. ^ Масуока, Ф .; Momodomi, M .; Iwata, Y .; Широта Р. (1987). «Новые EPROM сверхвысокой плотности и flash EEPROM с ячейкой структуры NAND». Встреча по электронным устройствам, 1987 г.. IEDM 1987. IEEE. Дои:10.1109 / IEDM.1987.191485.
  32. ^ "Toshiba анонсирует новую технологию" 3D "NAND flash". Engadget. 2007-06-12. Получено 10 июля 2019.
  33. ^ «Samsung представляет первый в мире твердотельный накопитель на базе 3D V-NAND для корпоративных приложений». Глобальный веб-сайт Samsung Semiconductor.
  34. ^ Кларк, Питер. «Samsung подтверждает 24 слоя в 3D NAND». EE Times.
  35. ^ Джейкоб, Брюс; Нг, Спенсер; Ван, Дэвид (28 июля 2010 г.). Системы памяти: кэш, DRAM, диск. Морган Кауфманн. п. 355. ISBN  9780080553849.
  36. ^ а б Сиддики, Музаффер А. (19 декабря 2012 г.). Динамическая RAM: технологические достижения. CRC Press. п. 10. ISBN  9781439893739.
  37. ^ а б c d Ли, Хай; Чен, Иран (19 апреля 2016 г.). Энергонезависимая память: магнитная, резистивная и фазовая. CRC Press. С. 6, 7. ISBN  9781439807460.