Флэш-память - Flash memory

В разобранном виде флешка. Микросхема слева - это флеш-память. В контролер находится справа.

Флэш-память является электронный энергонезависимый память компьютера носитель информации которые можно стереть электрически и перепрограммировать. Два основных типа флеш-памяти, NOR flash и NAND flash, названы в честь НИ и NAND логические ворота. Индивидуальная вспышка ячейки памяти, состоящий из МОП-транзисторы с плавающим затвором, имеют внутренние характеристики, аналогичные характеристикам соответствующих ворот.

Флэш-память - это разновидность плавающий затвор память, которая была изобретена в Toshiba в 1980 г. на основе EEPROM технологии. Toshiba коммерчески представила флеш-память на рынке в 1987 году.^[1] Пока EPROM необходимо было полностью стереть перед перезаписью, флэш-память типа NAND может стираться, записываться и считываться блоками (или страницами), которые обычно намного меньше, чем все устройство. Вспышка типа NOR позволяет машинное слово быть записанным - в удаленное место - или прочитанным независимо. Устройство флэш-памяти обычно состоит из одной или нескольких флэш-памяти. микросхемы памяти (каждая содержит много ячеек флэш-памяти) вместе с отдельным контроллер флэш-памяти чип.

Тип NAND встречается в основном в карты памяти, USB-накопители, твердотельные накопители (произведенные в 2009 году или позже), особенность телефонов, смартфоны и аналогичные продукты для общего хранения и передачи данных. Флеш-память NAND или NOR также часто используется для хранения данных конфигурации в многочисленных цифровых продуктах, задача, ранее выполняемая с помощью EEPROM или с питанием от батареи. статическая RAM. Одним из ключевых недостатков флэш-памяти является то, что она может выдержать только относительно небольшое количество циклов записи в конкретном блоке.^[2]

Примеры применения флэш-памяти включают компьютеры, КПК, цифровые аудиоплееры, цифровые фотоаппараты, мобильные телефоны, синтезаторы, видеоигры, научное оборудование, промышленная робототехника, и медицинская электроника. Флэш-память не только энергонезависима, но и обеспечивает быстрое чтение. время доступа, хотя и не так быстро, как статическая RAM или ROM.^[3] Его устойчивость к механическому удару помогает объяснить его популярность более жесткие диски в портативных устройствах.

Поскольку циклы стирания являются медленными, большие размеры блоков, используемых при стирании флэш-памяти, дают ему значительное преимущество в скорости по сравнению с не-флэш-EEPROM при записи больших объемов данных. По состоянию на 2019 год^{[Обновить]} Флэш-память стоит намного меньше, чем программируемая байтом EEPROM, и стала доминирующим типом памяти там, где системе требуется значительное количество энергонезависимой памяти. твердотельное хранилище. EEPROM, однако, по-прежнему используются в приложениях, которым требуется только небольшой объем памяти, например, в обнаружение серийного присутствия.^[4][5]

Пакеты флэш-памяти могут использовать укладка штампов с сквозные кремниевые переходные отверстия и несколько десятков слоев ячеек 3D TLC NAND (на кристалл) одновременно для достижения емкости до 1 тебибайт на упаковку с использованием 16 штампов и интегрированного флэш-контроллер как отдельный кристалл внутри упаковки.^[6][7][8][9]

История

Фон

Истоки флэш-памяти можно проследить до разработки MOSFET с плавающим затвором (FGMOS), также известного как транзистор с плавающим затвором.^[10][11] Оригинал МОП-транзистор (полевой транзистор металл-оксид-полупроводник), также известный как МОП-транзистор, был изобретен египетским инженером Мохамед М. Аталла и корейский инженер Давон Канг в Bell Labs в 1959 г.^[12] Канг продолжил разработку варианта, MOSFET с плавающим затвором, с китайским инженером. Саймон Мин Сзе в Bell Labs в 1967 году.^[13] Они предложили использовать его как плавающий затвор. ячейки памяти для хранения формы программируемых только для чтения памяти (ВЫПУСКНОЙ ВЕЧЕР ), который является энергонезависимым и перепрограммируемым.^[13]

Ранние типы памяти с плавающим затвором включали EPROM (стираемый PROM) и EEPROM (электрически стираемый PROM) в 1970-х годах.^[13] Однако ранняя память с плавающим затвором требовала от инженеров создания ячейки памяти для каждого кусочек данных, которые оказались громоздкими,^[14] медленный,^[15] и дорогостоящая, ограничивающая память с плавающим затвором нишевыми приложениями в 1970-х годах, такими как военная техника и самые ранние экспериментальные мобильные телефоны.^[10]

Изобретение и коммерциализация

Фудзио Масуока, работая на Toshiba, предложила новый тип памяти с плавающим затвором, который позволял быстро и легко стирать целые разделы памяти, подавая напряжение на один провод, подключенный к группе ячеек.^[10] Это привело к тому, что Масуока изобрел флеш-память в Toshiba в 1980 году.^[14][16][17] Согласно Toshiba, название «вспышка» было предложено коллегой Масуоки, Сёдзи Ариидзуми, потому что процесс стирания содержимого памяти напомнил ему вспышка фотоаппарата.^[18] Масуока и его коллеги представили изобретение НИ вспышка в 1984 году,^[19][20] а потом NAND вспышка на IEEE 1987 Международная конференция по электронным устройствам (IEDM) в Сан-Франциско.^[21]

Toshiba начала коммерческое производство флэш-памяти NAND в 1987 году.^[1][13] Корпорация Intel представила первый коммерческий флеш-чип типа NOR в 1988 году.^[22] Флэш-память на основе NOR имеет длительное время стирания и записи, но обеспечивает полные шины адреса и данных, что позволяет произвольный доступ в любую ячейку памяти. Это делает его подходящей заменой старым только для чтения памяти (ROM) чипы, которые используются для хранения программного кода, который редко нуждается в обновлении, например, компьютерный BIOS или прошивка из телеприставки. Его срок службы может составлять всего 100 циклов стирания для встроенной флэш-памяти,^[23] до более типичных 10 000 или 100 000 циклов стирания, до 1 000 000 циклов стирания.^[24] Флэш-память на основе NOR была основой ранних съемных носителей на основе флеш-памяти; CompactFlash изначально был основан на нем, хотя позже карты перешли на менее дорогую флешку NAND.

Флэш-память NAND сокращает время стирания и записи и требует меньшей площади чипа на ячейку, что обеспечивает большую плотность хранения и более низкую стоимость на бит, чем флэш-память NOR. Однако интерфейс ввода-вывода флэш-памяти NAND не предоставляет шину внешнего адреса с произвольным доступом. Скорее, данные должны считываться по блокам, с типичным размером блоков от сотен до тысяч бит. Это делает флэш-память NAND непригодной в качестве замены для программного ПЗУ, поскольку для большинства микропроцессоров и микроконтроллеров требуется произвольный доступ на уровне байтов. В этом плане NAND flash похож на другие вторичные устройства хранения данных, например, жесткие диски и оптические носители, и поэтому хорошо подходит для использования в запоминающих устройствах, таких как карты памяти и твердотельные накопители (SSD). Карты флэш-памяти и твердотельные накопители хранят данные с использованием нескольких микросхем флэш-памяти NAND.

Первый формат съемных карт памяти на основе NAND был SmartMedia, выпущенный в 1995 году. Затем последовали многие другие, в том числе MultiMediaCard, Secure Digital, Карта памяти, и Карта xD-Picture.

Более поздние разработки

Новое поколение форматов карт памяти, в том числе RS-MMC, miniSD и microSD, имеют чрезвычайно малые форм-факторы. Например, карта microSD имеет площадь чуть более 1,5 см.², толщиной менее 1 мм.

Флэш-память NAND достигла значительного уровня памяти плотность в результате нескольких основных технологий, которые были коммерциализированы в конце 2000-х - начале 2010-х годов.^[25]

Многоуровневая ячейка (MLC) хранит более одного кусочек в каждом ячейка памяти. NEC продемонстрировал многоуровневая ячейка (MLC) в 1998 году с 80 МБ Микросхема флэш-памяти, хранящая 2 бита на ячейку.^[26] STMicroelectronics также продемонстрировал MLC в 2000 году с 64 Mbb НЕ мигает микросхема памяти.^[27] В 2009 году Toshiba и SanDisk представила флеш-чипы NAND с технологией хранения QLC 4-битный на ячейку и вместимостью 64 Гбит.^[28][29] Samsung Electronics представил трехуровневая ячейка (TLC), хранящая 3 бита на ячейку, и в 2010 году начал массовое производство чипов NAND с технологией TLC.^[30]

Вспышка ловушки заряда

Вспышка ловушки заряда (CTF) технология была впервые раскрыта в 1967 г. Джон Седон и Тинг Л. Чу, но не использовался для производства флэш-памяти до 2002 года.

Технология CTF заменяет поликремний плавающий затвор, который зажат между блокирующим оксидом затвора вверху и туннельным оксидом под ним, на электрически изолирующий слой нитрида кремния; слой нитрида кремния захватывает электроны. Теоретически CTF менее подвержен утечке электронов, обеспечивая улучшенное сохранение данных.^{[31][32][33][34][35][36]}

Поскольку CTF заменяет поликремний на электроизолирующий нитрид, он позволяет использовать меньшие ячейки и более высокую долговечность (меньшее разрушение или износ). Однако электроны могут захватываться и накапливаться в нитриде, что приводит к деградации. Утечка усиливается при высоких температурах, так как электроны становятся более возбужденными с повышением температуры. Однако в технологии CTF по-прежнему используются туннельный оксид и блокирующий слой, которые являются слабыми местами технологии, поскольку они все еще могут быть повреждены обычными способами (туннельный оксид может разрушаться из-за чрезвычайно высокой плотности напряжения и блокирующего слоя из-за анода Нагнетание в горячее отверстие (AHHI).^[37][38]

Деградация или износ оксидов является причиной того, что флеш-память имеет ограниченный срок службы, а срок хранения данных снижается (возрастает вероятность потери данных) с увеличением деградации, поскольку оксиды теряют свои электроизоляционные характеристики по мере разрушения. Оксиды должны изолировать от электронов, чтобы предотвратить их утечку, которая может привести к потере данных.

В 1991 г. NEC Исследователи, в том числе Н. Кодама, К. Ояма и Хироки Сираи, описали тип флэш-памяти с методом ловушки заряда.^[39] В 1998 году Боаз Эйтан из Saifun Semiconductors (позже приобретен Размах ) запатентованный технология флэш-памяти под названием NROM, в которой использовался слой улавливания заряда для замены обычного плавающие ворота используется в обычных конструкциях флэш-памяти.^[40] В 2000 г. Продвинутые Микроустройства Исследовательская группа (AMD) под руководством Ричарда М. Фастоу, египетского инженера Халеда З. Ахмеда и иорданского инженера Самира Хаддада (позже присоединившегося к Spansion) продемонстрировала механизм улавливания заряда для ячеек флеш-памяти NOR.^[41] CTF позже был коммерциализирован AMD и Fujitsu в 2002.^[42] 3D V-NAND Технология (вертикальная NAND) укладывает ячейки флэш-памяти NAND вертикально внутри чипа с использованием технологии трехмерной флэш-памяти с улавливанием заряда (CTP). Технология 3D V-NAND была впервые анонсирована Toshiba в 2007 году.^[43] и первое устройство с 24 слоями было впервые коммерциализировано Samsung Electronics в 2013.^[44][45]

Технология 3D интегральных схем

3D интегральная схема (3D IC) технологические стеки Интегральная схема (IC) микросхемы вертикально в одном корпусе микросхемы 3D IC.^[25] Toshiba представила технологию 3D IC для флэш-памяти NAND в апреле 2007 года, когда они представили 16 ГБ Встроенная микросхема флэш-памяти NAND THGAM, которая была изготовлена ​​с восемью сложенными Флэш-чипы NAND GB.^[46] В сентябре 2007 г. Hynix Semiconductor (сейчас же СК Хайникс ) представила 24-слойную технологию 3D IC, с 16 Чип флэш-памяти ГБ, который был изготовлен из 24 уложенных друг на друга чипов флэш-памяти NAND с использованием процесса соединения пластин.^[47] Toshiba также использовала восьмислойную 3D IC для своих 32 Флэш-чип THGBM ГБ в 2008 году.^[48] В 2010 году Toshiba использовала 16-слойную 3D-микросхему для своих 128 Флэш-чип THGBM2 ГБ, который был изготовлен с 16 установленными друг на друга 8 Чипы ГБ.^[49] В 2010-х годах 3D-микросхемы стали широко использоваться в коммерческих целях для флэш-памяти NAND в мобильные устройства.^[25]

По состоянию на август 2017 года карты microSD емкостью до 400 ГБ (400 миллиардов байт) доступны.^[50][51] В том же году Samsung объединила стекирование микросхем 3D IC с технологиями 3D V-NAND и TLC, чтобы произвести 512 Микросхема флэш-памяти KLUFG8R1EM ГБ с восемью сложенными друг на друга 64-слойными микросхемами V-NAND.^[52] В 2019 году Samsung выпустила 1024 ГБ Флэш-чип с восемью уложенными 96-слойными чипами V-NAND и технологией QLC.^[53][54]

Принцип работы

Ячейка флэш-памяти

Флэш-память хранит информацию в виде массива ячеек памяти, сделанных из транзисторы с плавающим затвором. В одноуровневая ячейка (SLC), каждая ячейка хранит только один бит информации. Многоуровневая ячейка (MLC) устройства, включая трехуровневая ячейка (TLC) устройства могут хранить более одного бита на ячейку.

Плавающий затвор может быть токопроводящим (обычно поликремний в большинстве типов флэш-памяти) или непроводящие (как в SONOS флэш-память).^[55]

МОП-транзистор с плавающим затвором

Во флеш-памяти каждая ячейка памяти похожа на стандартную полевой транзистор металл – оксид – полупроводник (MOSFET), за исключением того, что транзистор имеет два затвора вместо одного. Ячейки можно рассматривать как электрический переключатель, в котором ток течет между двумя выводами (исток и сток) и управляется плавающим затвором (FG) и управляющим затвором (CG). CG похож на затвор в других МОП-транзисторах, но ниже находится FG, изолированный со всех сторон оксидным слоем. FG вставлен между CG и каналом MOSFET. Поскольку FG электрически изолирован своим изолирующим слоем, размещенные на нем электроны захватываются. Когда ФГ заряжается электронами, этот заряд экраны то электрическое поле от ЦТ, тем самым увеличивая пороговое напряжение (V_Т1) ячейки. Это означает, что теперь более высокое напряжение (В_Т2) необходимо приложить к ЦТ, чтобы канал стал проводящим. Чтобы считать значение с транзистора, промежуточное напряжение между пороговыми напряжениями (В_Т1 & V_Т2) применяется к CG. Если канал проводит при этом промежуточном напряжении, FG не должен быть заряжен (если бы он был заряжен, мы не получили бы проводимость, потому что промежуточное напряжение меньше V_Т2), и, следовательно, в вентиле сохраняется логическая «1». Если канал не проводит при промежуточном напряжении, это указывает на то, что FG заряжен, и, следовательно, в затворе сохраняется логический «0». Наличие логического «0» или «1» определяется путем определения, есть ли ток, протекающий через транзистор, когда промежуточное напряжение подается на CG. В многоуровневом сотовом устройстве, в котором хранится более одного кусочек на ячейку определяется величина протекающего тока (а не просто его наличие или отсутствие), чтобы более точно определить уровень заряда на FG.

МОП-транзисторы с плавающим затвором названы так потому, что между затвором и кремнием существует электрически изолирующий туннельный оксидный слой, поэтому затвор «плавает» над кремнием. Оксид удерживает электроны на плавающем затворе. Деградация или износ (а также ограниченный срок службы флэш-памяти с плавающим затвором) происходит из-за чрезвычайно высокой плотности напряжения (10 миллионов вольт на сантиметр), испытываемой оксидом. Такая высокая плотность напряжения может со временем разорвать атомные связи в относительно тонком оксиде, постепенно ухудшая его электроизоляционные свойства и позволяя электронам захватываться и свободно проходить (утечка) из плавающего затвора в оксид, увеличивая вероятность потери данных. поскольку электроны (количество которых используется для представления различных уровней заряда, каждому назначена разная комбинация битов) обычно находятся в плавающем затворе. Вот почему срок хранения данных снижается, а потеря данных может увеличиваться с увеличением деградации.^{[56][57][58][59][60]}

Туннель Фаулера – Нордхейма

Процесс перемещения электронов от управляющего затвора к плавающему затвору называется Туннель Фаулера – Нордхейма, и это коренным образом изменяет характеристики ячейки, увеличивая пороговое напряжение полевого МОП-транзистора. Это, в свою очередь, изменяет ток сток-исток, протекающий через транзистор для заданного напряжения затвора, которое в конечном итоге используется для кодирования двоичного значения. Эффект туннелирования Фаулера-Нордхейма обратим, поэтому электроны могут добавляться к плавающему затвору или удаляться из него - процессы, традиционно известные как запись и стирание.^[61]

Внутренние зарядные насосы

Несмотря на необходимость в относительно высоких напряжениях программирования и стирания, практически все флеш-чипы сегодня требуют только одного напряжения питания и производят высокие напряжения, которые требуются при использовании на кристалле. зарядные насосы.

Более половины энергии, используемой микросхемой флэш-памяти NAND 1,8 В, теряется в самом зарядном насосе. С повышающие преобразователи по своей сути более эффективны, чем насосы заряда, исследователи разрабатывают малая мощность Твердотельные накопители предложили вернуться к двойному напряжению питания Vcc / Vpp, используемому на всех ранних микросхемах флэш-памяти, обеспечивая высокое напряжение Vpp для всех микросхем флэш-памяти в твердотельном накопителе с одним общим внешним повышающим преобразователем.^{[62][63][64][65][66][67][68][69]}

В космических кораблях и других средах с высоким уровнем излучения накачка заряда на кристалле является первой частью микросхемы флэш-памяти, которая выходит из строя, хотя флэш-память будет продолжать работать - в режиме только для чтения - при гораздо более высоких уровнях излучения.^[70]

НЕ мигает

Схема соединений и структура флеш-памяти NOR на кремнии

В режиме NOR flash каждая ячейка имеет один конец, подключенный непосредственно к земле, а другой конец подключен непосредственно к разрядной шине. Такое расположение называется «ИЛИ-вспышкой», потому что оно действует как NOR ворота: когда одна из линий слов (подключенных к CG ячейки) переводится в высокий уровень, соответствующий транзистор памяти переводит выходную разрядную линию в низкий уровень. Флеш-память NOR по-прежнему является предпочтительной технологией для встроенных приложений, требующих дискретного энергонезависимого запоминающего устройства. Низкие задержки чтения, характерные для устройств NOR, позволяют как прямое выполнение кода, так и хранение данных в одном продукте памяти.^[71]

Программирование

Программирование ячейки памяти ИЛИ-НЕ (установка логического 0) с помощью инжекции горячих электронов

Стирание ячейки памяти NOR (установка логической 1) с помощью квантового туннелирования

Одноуровневая флеш-ячейка ИЛИ-НЕ в своем состоянии по умолчанию логически эквивалентна двоичному значению «1», потому что ток будет течь по каналу при приложении соответствующего напряжения к управляющему вентилю, так что напряжение битовой линии снижается. Ячейку флэш-памяти ИЛИ-НЕ можно запрограммировать или установить на двоичное значение «0» с помощью следующей процедуры:

• повышенное напряжение (обычно> 5 В) подается на CG
• канал теперь включен, поэтому электроны могут течь от истока к стоку (при условии, что это транзистор NMOS)
• ток исток-сток достаточно высок, чтобы заставить некоторые электроны с высокой энергией перескакивать через изолирующий слой на FG посредством процесса, называемого инжекция горячих электронов.

Стирание

Чтобы стереть флеш-ячейку ИЛИ-НЕ (сбросив ее в состояние «1»), большое напряжение противоположной полярности применяется между клеммой CG и истоком, отводя электроны от FG через квантовое туннелирование. Современные микросхемы флэш-памяти NOR разделены на стираемые сегменты (часто называемые блоками или секторами). Операция стирания может выполняться только по блокам; все ячейки в стираемом сегменте должны быть удалены вместе. Однако программирование ячеек NOR обычно может выполняться по одному байту или слову за раз.

Схема подключения и структура флэш-памяти NAND на кремнии

NAND flash

NAND flash также использует транзисторы с плавающим затвором, но они связаны между собой, как Ворота NAND: несколько транзисторов соединены последовательно, и разрядная шина подтягивается к низкому уровню только в том случае, если все словарные шины подтягиваются к высокому уровню (выше V транзисторов)_Т). Эти группы затем подключаются через некоторые дополнительные транзисторы к массиву битовых линий в стиле ИЛИ-ИЛИ так же, как отдельные транзисторы связаны во флэш-памяти ИЛИ-НЕ.

По сравнению с флэш-памятью NOR, замена одиночных транзисторов последовательными группами добавляет дополнительный уровень адресации. В то время как флеш-память NOR может адресовать память постранично, а затем по слову, флеш-память NAND может адресовать ее по страницам, словам и битам. Адресация на уровне битов подходит для приложений с последовательным битом (таких как эмуляция жесткого диска), которые обращаются только к одному биту за раз. С другой стороны, приложения для выполнения на месте требуют одновременного доступа к каждому биту в слове. Это требует адресации на уровне слов. В любом случае возможны как побитовая, так и пословная адресация с флэш-памятью NOR или NAND.

Для чтения данных сначала выбирается желаемая группа (точно так же, как отдельный транзистор выбирается из массива NOR). Затем большая часть словарных строк поднимается над буквой V_Т запрограммированного бита, а один из них подтягивается чуть выше V_Т стертого бита. Если выбранный бит не был запрограммирован, группа последовательностей будет проводить (и подтягивать разрядную линию к низкому уровню).

Несмотря на дополнительные транзисторы, уменьшение количества заземляющих проводов и разрядных линий обеспечивает более плотную компоновку и большую емкость памяти на кристалле. (Заземляющие провода и разрядные линии на самом деле намного шире, чем линии на диаграммах.) Кроме того, флэш-память И-НЕ обычно может содержать определенное количество ошибок (флэш-память ИЛИ-НЕ, как используется для BIOS ПЗУ, как ожидается, будет исправным). Производители стараются максимально увеличить объем используемой памяти за счет уменьшения размера транзисторов.

Ячейки NAND Flash считываются путем анализа их реакции на различные напряжения. ^[59]

Написание и стирание

NAND flash использует туннельный впрыск для письма и туннельный выпуск для стирания. Флэш-память NAND составляет основу съемного USB устройства хранения, известные как USB-накопители, а также большинство карта памяти форматы и твердотельные накопители доступно сегодня.

Иерархическая структура NAND Flash начинается на уровне ячейки, которая устанавливает строки, затем страницы, блоки, плоскости и, наконец, кристалл. Строка - это последовательность соединенных ячеек И-НЕ, в которых исток одной ячейки соединен со стоком следующей. В зависимости от технологии NAND строка обычно состоит из 32–128 ячеек NAND. Строки организованы в страницы, которые затем организованы в блоки, в которых каждая строка связана с отдельной строкой, называемой битовой линией (BL). Все ячейки с одинаковым положением в строке соединяются через контрольные ворота с помощью словарной линии (WL). содержит определенное количество блоков, которые связаны через один и тот же БЛ. Кристалл Flash состоит из одной или нескольких плоскостей и периферийной схемы, необходимой для выполнения всех операций чтения / записи / стирания.

Архитектура NAND Flash означает, что данные могут быть прочитаны и запрограммированы на страницах, обычно размером от 4 до 16 КиБ, но могут быть удалены только на уровне целых блоков, состоящих из нескольких страниц и размером в МБ. Когда блок стирается, все ячейки логически устанавливаются в 1. Данные могут быть запрограммированы только за один проход к странице в блоке, который был стерт. Любые ячейки, которые были установлены в 0 при программировании, могут быть сброшены в 1 только путем стирания всего блока. Это означает, что перед тем, как новые данные можно будет запрограммировать на страницу, которая уже содержит данные, текущее содержимое страницы плюс новые данные должны быть скопированы на новую, стертую страницу. Если подходящая страница доступна, данные могут быть записаны на нее немедленно. Если стертые страницы недоступны, перед копированием данных на страницу в этом блоке необходимо удалить блок. Затем старая страница помечается как недействительная и доступна для удаления и повторного использования.^[72]

Вертикальный NAND

3D NAND продолжает расширяться за пределы 2D.

Вертикальная память NAND (V-NAND) или 3D NAND укладывает ячейки памяти вертикально и использует заряд ловушки вспышка архитектура. Вертикальные слои обеспечивают большую плотность битов, не требуя меньших отдельных ячеек.^[73] Также продается под торговой маркой BiCS Flash, который является товарным знаком Kioxia Corporation (ранее Toshiba Memory Corporation). 3D NAND была впервые анонсирована Toshiba в 2007.^[43] V-NAND была сначала коммерчески произведена Samsung Electronics в 2013.^{[44][45][74][75]}

Структура

V-NAND использует заряд ловушки вспышка геометрия (которая была коммерчески представлена ​​в 2002 г. AMD и Fujitsu )^[42] который хранит заряд на встроенном нитрид кремния фильм. Такая пленка более устойчива к точечным дефектам и может быть сделана толще, чтобы удерживать большее количество электронов. V-NAND оборачивает элемент плоской ловушки заряда в цилиндрическую форму.^[73] С 2020 года флэш-память 3D NAND от Micron и Intel вместо этого использует плавающие затворы, однако в памяти 3D NAND уровня Micron 128 и выше используется обычная структура ловушки заряда из-за прекращения партнерства между Micron и Intel. Зарядная ловушка 3D NAND Flash тоньше, чем 3D NAND с плавающим затвором. В 3D NAND с плавающим затвором ячейки памяти полностью отделены друг от друга, тогда как в 3D NAND с улавливанием заряда вертикальные группы ячеек памяти используют один и тот же материал нитрида кремния.^[76]

Индивидуальная ячейка памяти состоит из одного плоского слоя поликремния, содержащего отверстие, заполненное несколькими концентрическими вертикальными цилиндрами. Поверхность поликремния отверстия действует как электрод затвора. Самый внешний цилиндр из диоксида кремния действует как диэлектрик затвора, охватывая цилиндр из нитрида кремния, который накапливает заряд, в свою очередь заключая цилиндр из диоксида кремния в качестве туннельного диэлектрика, который окружает центральный стержень из проводящего поликремния, который действует как проводящий канал.^[73]

Ячейки памяти в разных вертикальных слоях не мешают друг другу, поскольку заряды не могут двигаться вертикально через носитель для хранения нитрида кремния, а электрические поля, связанные с затворами, тесно ограничены внутри каждого слоя. Вертикальный набор электрически идентичен последовательным группам, в которых сконфигурирована обычная флэш-память NAND.^[73]

Строительство

Рост группы ячеек V-NAND начинается с чередования слоев проводящих (легированных) поликремния и изолирующих слоев диоксида кремния.^[73]

Следующим шагом будет формирование цилиндрического отверстия через эти слои. На практике 128Гибит Чипу V-NAND с 24 слоями ячеек памяти требуется около 2,9 миллиарда таких отверстий. Затем на внутреннюю поверхность отверстия наносится несколько покрытий: сначала диоксид кремния, затем нитрид кремния, а затем второй слой диоксида кремния. Наконец, отверстие заполняется проводящим (легированным) поликремнием.^[73]

Спектакль

По состоянию на 2013 год^{[Обновить]} Архитектура флэш-памяти V-NAND позволяет выполнять операции чтения и записи в два раза быстрее, чем обычные NAND, и может работать до 10 раз дольше, потребляя при этом на 50 процентов меньше энергии. Они предлагают сравнимую физическую плотность битов при использовании 10-нм литографии, но могут увеличить плотность битов до двух порядков, учитывая использование V-NAND до нескольких сотен слоев.^[73] По состоянию на 2020 год чипы V-NAND со 160 слоями находятся в разработке Samsung.^[77]

Расходы

Стоимость подложки 3D NAND сопоставима с уменьшенной (32 нм или меньше) плоской NAND Flash.^[78] Однако, когда масштабирование планарной NAND прекращается на 16 нм, снижение стоимости на бит может продолжаться за счет 3D NAND, начиная с 16 слоев.

Ограничения

Блокировать стирание

Одним из ограничений флэш-памяти является то, что, хотя она может быть прочитана или запрограммирована по одному байту или слову за раз с произвольным доступом, ее можно стереть только по блоку за раз. Обычно при этом все биты в блоке устанавливаются на 1. Начиная со только что удаленного блока, можно запрограммировать любое место в этом блоке. Однако, как только бит был установлен в 0, только путем стирания всего блока он может быть изменен обратно на 1. Другими словами, флэш-память (в частности, флэш-память NOR) предлагает операции чтения и программирования с произвольным доступом, но не предлагает произвольные случайные операции. -доступ к операциям перезаписи или стирания. Однако местоположение может быть переписано, если 0-биты нового значения являются надмножеством перезаписанных значений. Например, грызть значение может быть стерто до 1111, а затем записано как 1110. Последовательная запись в этот полубайт может изменить его на 1010, затем на 0010 и, наконец, на 0000. По сути, стирание устанавливает все биты в 1, а программирование может только очищать биты до 0.^[79]Некоторые файловые системы, разработанные для флеш-устройств, используют эту возможность перезаписи, например Яффс1, для представления метаданных сектора. Другие файловые системы флэш-памяти, такие как YAFFS2, никогда не используйте эту возможность «перезаписи» - они делают много дополнительной работы, чтобы соответствовать «правилу однократной записи».

Хотя структуры данных во флэш-памяти не могут быть обновлены полностью общими способами, это позволяет «удалять» элементы, помечая их как недопустимые. Этот метод может потребоваться изменить для многоуровневая ячейка устройства, в которых одна ячейка памяти содержит более одного бита.

Обычные вспышки, такие как USB-накопители а карты памяти предоставляют только интерфейс на уровне блоков, или слой флеш-перевода (FTL), который каждый раз записывает в другую ячейку, чтобы снизить износ устройства. Это предотвращает инкрементную запись в блоке; тем не менее, это помогает предотвратить преждевременный износ устройства из-за интенсивных шаблонов записи.

Износ памяти

Еще одно ограничение заключается в том, что флэш-память имеет конечное количество циклов стирания программ (обычно записываемых как циклы P / E). Большинство имеющихся в продаже флеш-продуктов гарантированно выдерживают около 100 000 циклов P / E, прежде чем износ начнет ухудшать целостность хранилища.^[80] Микронная технология и Sun Microsystems 17 декабря 2008 г. анонсировала микросхему флеш-памяти SLC NAND, рассчитанную на 1 000 000 циклов P / E.^[81]

Гарантированное количество циклов может применяться только к нулевому блоку (как в случае с TSOP Устройства NAND) или ко всем блокам (как в NOR). Этот эффект смягчается в некоторых микропрограммах микропрограмм или драйверах файловой системы путем подсчета операций записи и динамического переназначения блоков для распределения операций записи между секторами; эта техника называется выравнивание износа. Другой подход - выполнить проверку записи и переназначение на резервные сектора в случае сбоя записи, метод, называемый плохой блок менеджмент (BBM). Для портативных потребительских устройств эти методы управления износом обычно продлевают срок службы флэш-памяти сверх срока службы самого устройства, и некоторые потери данных могут быть допустимы в этих приложениях. Однако для надежного хранения данных не рекомендуется использовать флэш-память, которая должна пройти через большое количество циклов программирования. Это ограничение не имеет смысла для приложений, предназначенных только для чтения, таких как тонкие клиенты и маршрутизаторы, которые программируются только один или максимум несколько раз за время их жизни.

В декабре 2012 года тайваньские инженеры из Macronix объявили о своем намерении объявить на IEEE International Electron Devices Meeting 2012, что они выяснили, как улучшить циклы чтения / записи флэш-памяти NAND с 10 000 до 100 миллионов циклов, используя процесс «самовосстановления». в котором использовалась микросхема флэш-памяти с «бортовыми нагревателями, способными отжигать небольшие группы ячеек памяти».^[82] Встроенный термический отжиг должен был заменить обычный цикл стирания локальным высокотемпературным процессом, который не только стирал накопленный заряд, но и устранял вызванное электронами напряжение в чипе, давая циклы записи не менее 100 миллионов.^[83] В результате получился чип, который можно было стирать и перезаписывать снова и снова, даже если теоретически он должен выйти из строя. Каким бы многообещающим ни был прорыв Macronix для мобильной индустрии, в ближайшем будущем не было никаких планов по выпуску коммерческого продукта.^[84]

Читать беспокоить

Метод, используемый для чтения флэш-памяти NAND, может привести к тому, что соседние ячейки в том же блоке памяти со временем изменятся (станут запрограммированными). Это называется нарушением чтения. Пороговое количество чтений обычно составляет сотни тысяч чтений между промежуточными операциями стирания. Если читать непрерывно из одной ячейки, эта ячейка не выйдет из строя, а одна из окружающих ячеек при последующем чтении. Чтобы избежать проблемы с нарушением чтения, флэш-контроллер обычно подсчитывает общее количество операций чтения блока с момента последнего стирания. Когда счетчик превышает целевой предел, затронутый блок копируется в новый блок, стирается, а затем передается в пул блоков. Исходный блок после стирания будет как новый. Однако, если контроллер вспышки не вмешивается вовремя, читать беспокоить произойдет ошибка с возможной потерей данных, если ошибок слишком много, чтобы исправить их код исправления ошибок.^[85][86][87]

Рентгеновские эффекты

Большинство флеш-микросхем входят массив сетки мячей (BGA), и даже те, которые не устанавливаются на печатную плату рядом с другими корпусами BGA. После Сборка печатной платы платы с корпусами BGA часто подвергаются рентгеновскому облучению, чтобы увидеть, правильно ли соединяются шарики с подходящей площадкой или требуется ли BGA переработка. Эти рентгеновские лучи могут стереть запрограммированные биты во флеш-чипе (преобразовать запрограммированные «0» биты в стертые «1» биты). На стертые биты (биты "1") рентгеновские лучи не влияют.^[88][89]

Некоторые производители сейчас выпускают рентгеновские SD-карты.^[90] и USB^[91] запоминающие устройства.

Низкоуровневый доступ

Низкоуровневый интерфейс для микросхем флэш-памяти отличается от интерфейсов других типов памяти, таких как DRAM, ПЗУ, и EEPROM, которые поддерживают изменяемость битов (как от нуля до единицы, так и от единицы до нуля) и произвольный доступ через доступный извне адресные автобусы.

Память NOR имеет внешнюю адресную шину для чтения и программирования. Для NOR-памяти чтение и программирование являются произвольным доступом, а разблокировка и стирание - блочными. Для памяти NAND чтение и программирование выполняются постранично, а разблокировка и стирание - поблочно.

НИ воспоминания

NOR flash от Intel

Чтение из флэш-памяти NOR аналогично чтению из оперативной памяти при условии, что адрес и шина данных отображаются правильно. Из-за этого большинство микропроцессоров могут использовать флэш-память NOR в качестве выполнить на месте (XIP), что означает, что программы, хранящиеся во флеш-памяти ИЛИ-НЕ, могут выполняться непосредственно из флеш-памяти ИЛИ-НЕ без предварительного копирования в ОЗУ. Флэш-память ИЛИ-НЕ может быть запрограммирована способом произвольного доступа, аналогичным чтению. Программирование изменяет биты с логической единицы на ноль. Биты, которые уже равны нулю, остаются без изменений. Стирание должно происходить блок за раз и сбрасывать все биты в стертом блоке обратно в единицу. Типичные размеры блока - 64, 128 или 256.KiB.

Управление плохими блоками - относительно новая функция в микросхемах NOR. В старых устройствах NOR, не поддерживающих управление плохими блоками, программное обеспечение или драйвер устройства controlling the memory chip must correct for blocks that wear out, or the device will cease to work reliably.

The specific commands used to lock, unlock, program, or erase NOR memories differ for each manufacturer. To avoid needing unique driver software for every device made, special Общий интерфейс флэш-памяти (CFI) commands allow the device to identify itself and its critical operating parameters.

Besides its use as random-access ROM, NOR flash can also be used as a storage device, by taking advantage of random-access programming. Some devices offer read-while-write functionality so that code continues to execute even while a program or erase operation is occurring in the background. For sequential data writes, NOR flash chips typically have slow write speeds, compared with NAND flash.

Typical NOR flash does not need an error correcting code.^[92]

NAND memories

NAND flash architecture was introduced by Toshiba in 1989.^[93] These memories are accessed much like block devices, such as hard disks. Each block consists of a number of pages. The pages are typically 512,^[94] 2,048 or 4,096 bytes in size. Associated with each page are a few bytes (typically 1/32 of the data size) that can be used for storage of an error correcting code (ECC) контрольная сумма.

Typical block sizes include:

• 32 pages of 512+16 bytes each for a block size (effective) of 16 KiB
• 64 pages of 2,048+64 bytes each for a block size of 128 KiB^[95]
• 64 pages of 4,096+128 bytes each for a block size of 256 KiB^[96]
• 128 pages of 4,096+128 bytes each for a block size of 512 KiB.

While reading and programming is performed on a page basis, erasure can only be performed on a block basis.^[97]

NAND devices also require bad block management by the device driver software or by a separate контролер chip. SD cards, for example, include controller circuitry to perform bad block management and выравнивание износа. When a logical block is accessed by high-level software, it is mapped to a physical block by the device driver or controller. A number of blocks on the flash chip may be set aside for storing mapping tables to deal with bad blocks, or the system may simply check each block at power-up to create a bad block map in RAM. The overall memory capacity gradually shrinks as more blocks are marked as bad.

NAND relies on ECC to compensate for bits that may spontaneously fail during normal device operation. A typical ECC will correct a one-bit error in each 2048 bits (256 bytes) using 22 bits of ECC, or a one-bit error in each 4096 bits (512 bytes) using 24 bits of ECC.^[98] If the ECC cannot correct the error during read, it may still detect the error. When doing erase or program operations, the device can detect blocks that fail to program or erase and mark them bad. The data is then written to a different, good block, and the bad block map is updated.

Hamming codes are the most commonly used ECC for SLC NAND flash. Reed-Solomon codes и Коды BCH (Bose-Chaudhuri-Hocquenghem codes) are commonly used ECC for MLC NAND flash. Some MLC NAND flash chips internally generate the appropriate BCH error correction codes.^[92]

Most NAND devices are shipped from the factory with some bad blocks. These are typically marked according to a specified bad block marking strategy. By allowing some bad blocks, manufacturers achieve far higher дает than would be possible if all blocks had to be verified to be good. This significantly reduces NAND flash costs and only slightly decreases the storage capacity of the parts.

When executing software from NAND memories, виртуальная память strategies are often used: memory contents must first be постраничный or copied into memory-mapped RAM and executed there (leading to the common combination of NAND + RAM). А блок управления памятью (MMU) in the system is helpful, but this can also be accomplished with накладки. For this reason, some systems will use a combination of NOR and NAND memories, where a smaller NOR memory is used as software ROM and a larger NAND memory is partitioned with a file system for use as a non-volatile data storage area.

NAND sacrifices the random-access and execute-in-place advantages of NOR. NAND is best suited to systems requiring high capacity data storage. It offers higher densities, larger capacities, and lower cost. It has faster erases, sequential writes, and sequential reads.

Стандартизация

Группа под названием Рабочая группа по интерфейсу Open NAND Flash (ONFI) has developed a standardized low-level interface for NAND flash chips. This allows interoperability between conforming NAND devices from different vendors. The ONFI specification version 1.0^[99] was released on 28 December 2006. It specifies:

• A standard physical interface (распиновка ) для прошивки NAND TSOP -48, WSOP-48, LGA -52 и BGA -63 пакеты
• A standard command set for reading, writing, and erasing NAND flash chips
• A mechanism for self-identification (comparable to the serial presence detection feature of SDRAM memory modules)

The ONFI group is supported by major NAND flash manufacturers, including Hynix, Intel, Микронная технология, и Нумоникс, as well as by major manufacturers of devices incorporating NAND flash chips.^[100]

Two major flash device manufacturers, Toshiba и Samsung, have chosen to use an interface of their own design known as Toggle Mode (and now Toggle V2.0). This interface isn't pin-to-pin compatible with the ONFI specification. The result is a product designed for one vendor's devices may not be able to use another vendor's devices.^[101]

A group of vendors, including Intel, Dell, и Microsoft, сформировал Non-Volatile Memory Host Controller Interface (NVMHCI) Working Group.^[102] The goal of the group is to provide standard software and hardware programming interfaces for nonvolatile memory subsystems, including the "flash cache" device connected to the PCI Express bus.

Distinction between NOR and NAND flash

NOR and NAND flash differ in two important ways:

• The connections of the individual memory cells are different.^{[нужна цитата ]}
• The interface provided for reading and writing the memory is different; NOR allows random-access for reading, while NAND allows only page access.^{[нужна цитата ]}

NOR and NAND flash get their names from the structure of the interconnections between memory cells.^{[нужна цитата ]} In NOR flash, cells are connected in parallel to the bit lines, allowing cells to be read and programmed individually. The parallel connection of cells resembles the parallel connection of transistors in a CMOS NOR gate. In NAND flash, cells are connected in series, resembling a CMOS NAND gate. The series connections consume less space than parallel ones, reducing the cost of NAND flash. It does not, by itself, prevent NAND cells from being read and programmed individually.^{[нужна цитата ]}

Each NOR flash cell is larger than a NAND flash cell – 10 F² vs 4 F² – even when using exactly the same изготовление полупроводниковых приборов and so each transistor, contact, etc. is exactly the same size – because NOR flash cells require a separate metal contact for each cell.^[103]

Because of the series connection and removal of wordline contacts, a large grid of NAND flash memory cells will occupy perhaps only 60% of the area of equivalent NOR cells^[104] (assuming the same CMOS process resolution, for example, 130 нм, 90 nm, or 65 nm). NAND flash's designers realized that the area of a NAND chip, and thus the cost, could be further reduced by removing the external address and data bus circuitry. Instead, external devices could communicate with NAND flash via sequential-accessed command and data registers, which would internally retrieve and output the necessary data. This design choice made random-access of NAND flash memory impossible, but the goal of NAND flash was to replace mechanical жесткие диски, not to replace ROMs.

Write endurance

The write endurance of SLC floating-gate NOR flash is typically equal to or greater than that of NAND flash, while MLC NOR and NAND flash have similar endurance capabilities. Examples of endurance cycle ratings listed in datasheets for NAND and NOR flash, as well as in storage devices using flash memory, are provided.^[105]

However, by applying certain algorithms and design paradigms such as выравнивание износа и memory over-provisioning, the endurance of a storage system can be tuned to serve specific requirements.^[3][136]

In order to compute the longevity of the NAND flash, one must account for the size of the memory chip, the type of memory (e.g. SLC/MLC/TLC), and use pattern.

3D NAND performance may degrade as layers are added.^[117]

Flash file systems

Because of the particular characteristics of flash memory, it is best used with either a controller to perform wear leveling and error correction or specifically designed flash file systems, which spread writes over the media and deal with the long erase times of NOR flash blocks.^[137] The basic concept behind flash file systems is the following: when the flash store is to be updated, the file system will write a new copy of the changed data to a fresh block, remap the file pointers, then erase the old block later when it has time.

In practice, flash file systems are used only for memory technology devices (MTDs), which are embedded flash memories that do not have a controller. Removable flash карты памяти, SSDs, eMMC/eUFS chips and USB-накопители have built-in controllers to perform wear leveling and error correction so use of a specific flash file system does not add any benefit.

Емкость

Multiple chips are often arrayed to achieve higher capacities^[138] for use in consumer electronic devices such as multimedia players or GPSs. The capacity of flash chips generally follows Закон Мура because they are manufactured with many of the same интегральные схемы techniques and equipment.

Consumer flash storage devices typically are advertised with usable sizes expressed as a small integer power of two (2, 4, 8, etc.) and a designation of megabytes (MB) or gigabytes (GB); e.g., 512 MB, 8 GB. Это включает в себя SSD marketed as hard drive replacements, in accordance with traditional жесткие диски, которые используют decimal prefixes.^[139] Thus, an SSD marked as "64 ГБ " is at least 64 × 1000³ bytes (64 GB). Most users will have slightly less capacity than this available for their files, due to the space taken by file system metadata.

The flash memory chips inside them are sized in strict binary multiples, but the actual total capacity of the chips is not usable at the drive interface.It is considerably larger than the advertised capacity in order to allow for distribution of writes (выравнивание износа ), for sparing, for error correction codes, and for other метаданные needed by the device's internal firmware.

In 2005, Toshiba and SanDisk developed a NAND flash chip capable of storing 1 GB of data using многоуровневая ячейка (MLC) technology, capable of storing two bits of data per cell. В сентябре 2005 г. Samsung Electronics announced that it had developed the world's first 2 GB chip.^[140]

In March 2006, Samsung announced flash hard drives with a capacity of 4 GB, essentially the same order of magnitude as smaller laptop hard drives, and in September 2006, Samsung announced an 8 GB chip produced using a 40 nm manufacturing process.^[141]In January 2008, SanDisk announced availability of their 16 GB MicroSDHC and 32 GB SDHC Plus cards.^[142][143]

More recent flash drives (as of 2012) have much greater capacities, holding 64, 128, and 256 GB.^[144]

A joint development at Intel and Micron will allow the production of 32-layer 3.5 terabyte (TB^{[требуется разъяснение ]}) NAND flash sticks and 10 TB standard-sized SSDs. The device includes 5 packages of 16 × 48 GB TLC dies, using a floating gate cell design.^[145]

Flash chips continue to be manufactured with capacities under or around 1 MB (e.g. for BIOS-ROMs and embedded applications).

In July 2016, Samsung announced the 4 TB^{[требуется разъяснение ]} Samsung 850 EVO which utilizes their 256 Gbit 48-layer TLC 3D V-NAND.^[146] In August 2016, Samsung announced a 32 TB 2.5-inch SAS SSD based on their 512 Gbit 64-layer TLC 3D V-NAND. Further, Samsung expects to unveil SSDs with up to 100 TB of storage by 2020.^[147]

Transfer rates

Flash memory devices are typically much faster at reading than writing.^[148] Performance also depends on the quality of storage controllers which become more critical when devices are partially full.^[148] Even when the only change to manufacturing is die-shrink, the absence of an appropriate controller can result in degraded speeds.^[149]

Приложения

Serial flash

Serial Flash: Silicon Storage Tech SST25VF080B

Serial flash is a small, low-power flash memory that provides only serial access to the data - rather than addressing individual bytes, the user reads or writes large contiguous groups of bytes in the address space serially. Шина последовательного периферийного интерфейса (SPI) is a typical protocol for accessing the device. When incorporated into an Встроенная система, serial flash requires fewer wires on the Печатная плата than parallel flash memories, since it transmits and receives data one bit at a time. This may permit a reduction in board space, power consumption, and total system cost.

There are several reasons why a serial device, with fewer external pins than a parallel device, can significantly reduce overall cost:

• Много ASIC are pad-limited, meaning that the size of the умереть is constrained by the number of wire bond pads, rather than the complexity and number of gates used for the device logic. Eliminating bond pads thus permits a more compact integrated circuit, on a smaller die; this increases the number of dies that may be fabricated on a вафля, and thus reduces the cost per die.
• Reducing the number of external pins also reduces assembly and упаковка расходы. A serial device may be packaged in a smaller and simpler package than a parallel device.
• Smaller and lower pin-count packages occupy less PCB area.
• Lower pin-count devices simplify PCB маршрутизация.

There are two major SPI flash types. The first type is characterized by small pages and one or more internal SRAM page buffers allowing a complete page to be read to the buffer, partially modified, and then written back (for example, the Atmel AT45 DataFlash или Микронная технология Page Erase NOR Flash). The second type has larger sectors where the smallest sectors typically found in this type of SPI flash are 4 kB, but they can be as large as 64 kB. Since this type of SPI flash lacks an internal SRAM buffer, the complete page must be read out and modified before being written back, making it slow to manage. However, the second type is cheaper than the first and is therefore a good choice when the application is code shadowing.

The two types are not easily exchangeable, since they do not have the same pinout, and the command sets are incompatible.

Наиболее ПЛИС are based on SRAM configuration cells and require an external configuration device, often a serial flash chip, to reload the configuration bitstream every power cycle.^[150]

Firmware storage

With the increasing speed of modern CPUs, parallel flash devices are often much slower than the memory bus of the computer they are connected to. Conversely, modern SRAM offers access times below 10 нс, пока DDR2 SDRAM offers access times below 20 ns. Because of this, it is often desirable to shadow code stored in flash into RAM; that is, the code is copied from flash into RAM before execution, so that the CPU may access it at full speed. Устройство прошивка may be stored in a serial flash device, and then copied into SDRAM or SRAM when the device is powered-up.^[151] Using an external serial flash device rather than on-chip flash removes the need for significant process compromise (a manufacturing process that is good for high-speed logic is generally not good for flash and vice versa). Once it is decided to read the firmware in as one big block it is common to add compression to allow a smaller flash chip to be used. Typical applications for serial flash include storing firmware for жесткие диски, Ethernet контроллеры, DSL модемы, wireless network devices, так далее.

Flash memory as a replacement for hard drives

One more recent application for flash memory is as a replacement for жесткие диски. Flash memory does not have the mechanical limitations and latencies of hard drives, so a твердотельный накопитель (SSD) is attractive when considering speed, noise, power consumption, and reliability. Flash drives are gaining traction as mobile device secondary storage devices; they are also used as substitutes for hard drives in high-performance desktop computers and some servers with RAID и SAN архитектуры.

There remain some aspects of flash-based SSDs that make them unattractive. The cost per gigabyte of flash memory remains significantly higher than that of hard disks.^[152] Also flash memory has a finite number of P/E cycles, but this seems to be currently under control since warranties on flash-based SSDs are approaching those of current hard drives.^[153] In addition, deleted files on SSDs can remain for an indefinite period of time before being overwritten by fresh data; erasure or shred techniques or software that work well on magnetic hard disk drives have no effect on SSDs, compromising security and forensic examination.

For relational databases or other systems that require КИСЛОТА transactions, even a modest amount of flash storage can offer vast speedups over arrays of disk drives.^[154][155]

В мае 2006 г. Samsung Electronics announced two flash-memory based PCs, the Q1-SSD and Q30-SSD were expected to become available in June 2006, both of which used 32 GB SSDs, and were at least initially available only in Южная Корея.^[156] The Q1-SSD and Q30-SSD launch was delayed and finally was shipped in late August 2006.^[157]

The first flash-memory based PC to become available was the Sony Vaio UX90, announced for pre-order on 27 June 2006 and began to be shipped in Japan on 3 July 2006 with a 16Gb flash memory hard drive.^[158] In late September 2006 Sony upgraded the flash-memory in the Vaio UX90 to 32Gb.^[159]

A solid-state drive was offered as an option with the first MacBook Air introduced in 2008, and from 2010 onwards, all models were shipped with an SSD. Starting in late 2011, as part of Intel с Ультрабук initiative, an increasing number of ultra-thin laptops are being shipped with SSDs standard.

There are also hybrid techniques such as hybrid drive и ReadyBoost that attempt to combine the advantages of both technologies, using flash as a high-speed non-volatile тайник for files on the disk that are often referenced, but rarely modified, such as application and operating system исполняемый файл файлы.

Flash memory as RAM

По состоянию на 2012 год^{[Обновить]} there are attempts to use flash memory as the main computer memory, DRAM.^[160]

Archival or long-term storage

It is unclear how long flash memory will persist under archival conditions (i.e. benign temperature and humidity with infrequent access with or without prophylactic rewrite). Datasheets of Atmel's flash-based "ATmega " microcontrollers typically promise retention times of 20 years at 85 °C (185 °F) and 100 years at 25 °C (77 °F).^[161]

Статья из CMU in 2015 writes that "Today's flash devices, which do not require flash refresh, have a typical retention age of 1 year at room temperature." And that temperature can lower the retention time exponentially. The phenomenon can be modeled by the Уравнение Аррениуса.^[162][163]

FPGA configuration

Немного ПЛИС are based on flash configuration cells that are used directly as (programmable) switches to connect internal elements together, using the same kind of floating-gate transistor as the flash data storage cells in data storage devices.^[150]

Промышленность

One source states that, in 2008, the flash memory industry includes about US$9.1 billion in production and sales. Other sources put the flash memory market at a size of more than US$20 billion in 2006, accounting for more than eight percent of the overall semiconductor market and more than 34 percent of the total semiconductor memory market.^[164]In 2012, the market was estimated at $26.8 billion.^[165] It can take up to 10 weeks to produce a flash memory chip.^[166]

Производители

The following are the largest NAND flash memory manufacturers, as of the first quarter of 2019.^[167]

1. Samsung Electronics – 34.9%
2. Киоксия – 18.1%
3. Western Digital Corporation – 14%
4. Микронная технология – 13.5%
5. СК Хайникс – 10.3%
6. Intel – 8.7%

Отгрузки

In addition to individual flash memory chips, flash memory is also встроенный в микроконтроллер (MCU) chips and система на кристалле (SoC) устройства.^[184] Flash memory is embedded in ARM chips,^[184] which have sold 150 billion units worldwide as of 2019^{[Обновить]},^[185] И в programmable system-on-chip (PSoC) devices, which have sold 1.1 billion units as of 2012^{[Обновить]}.^[186] This adds up to at least 151.1 billion MCU and SoC chips with embedded flash memory, in addition to the 45.4 billion known individual flash chip sales as of 2015^{[Обновить]}, totalling at least 196.5 billion chips containing flash memory.

Flash scalability

Due to its relatively simple structure and high demand for higher capacity, NAND flash memory is the most aggressively scaled technology среди электронные устройства. The heavy competition among the top few manufacturers only adds to the aggressiveness in shrinking the floating-gate MOSFET design rule or process technology node.^[86] While the expected shrink timeline is a factor of two every three years per original version of Закон Мура, this has recently been accelerated in the case of NAND flash to a factor of two every two years.

Поскольку МОП-транзистор feature size of flash memory cells reaches the 15-16 nm minimum limit, further flash density increases will be driven by TLC (3 bits/cell) combined with vertical stacking of NAND memory planes. The decrease in endurance and increase in uncorrectable bit error rates that accompany feature size shrinking can be compensated by improved error correction mechanisms.^[192] Even with these advances, it may be impossible to economically scale flash to smaller and smaller dimensions as the number of electron holding capacity reduces. Many promising new technologies (such as FeRAM, MRAM, ЧВК, PCM, ReRAM, and others) are under investigation and development as possible more scalable replacements for flash.^[193]

График

Смотрите также

• eMMC
• Контроллер флэш-памяти
• List of flash file systems
• microSDXC (up to 2 TiB ), and the successor format Secure Digital Ultra Capacity (SDUC ) supporting cards up to 128 TiB
• Рабочая группа по интерфейсу Open NAND Flash
• Основная память для чтения (RMM)
• Универсальное флеш-хранилище
• USB flash drive security
• Запись усиления

Примечания

Рекомендации

внешняя ссылка

• Система определения характеристик полупроводников выполняет разнообразные функции
• Понимание и выбор высокопроизводительных архитектур NAND
• Презентация Дэвида Вудхауса из Intel о том, как работает флеш-хранилище
• Испытание на долговечность вспышки
• Поваренная книга восстановления данных NAND Flash
• Тип флэш-памяти к OpenWrt